Jump to content

    

ilya79

Свой
  • Content Count

    175
  • Joined

  • Last visited

Community Reputation

0 Обычный

About ilya79

  • Rank
    Частый гость
  1. Спасибо всем откликнувшимся! Разработчик найден. Вакансия закрыта.
  2. des333 сделал абсолютно справедливые замечания. Поднимать что-то за 3 месяца не нужно. Не разумно ставить нового человека в проект который скоро сдавать. Испытательный срок нужен чтобы понять что человек реально может (на деле, а не на словах). Критическую и сложную задачу в проекте естественно новому человеку никто не даст.
  3. Цитата(gin @ Oct 19 2017, 12:33) 100 тысяч? Вы серьезно?! Да. Обратите внимание что это- "Характер выполняемой работы:". Требования к кандидату минимальные+"Рассматриваются кандидаты и без опыта работы с ПЛИС". Фактически выпускник ВУЗа без опыта работы. Т.е. есть возможность научиться делать "фильтры, демодуляторы, декодеры LDPC, декодеры турбо-кодов,PCIE, Ethernet" получая при этом зарплату от 60 т.р.
  4. Требуется FPGA - разработчик Место работы: г. Москва, МТУСИ м. Авиамоторная Из обязательных требований: 1. Verilog или SystemVerilog. Желательно : 1. C/C++. 2. MatLab. 3. Опыт реализации ЦОС на ПЛИС. 4. Опыт работы с PCIE. 5. Опыт написания несложных приложений для взаимодействия с аппаратной частью (через переходники usb<->uart). Характер выполняемой работы: 1. Разработка систем цифровой обработки на ПЛИС (фильтры, демодуляторы, декодеры LDPC, декодеры турбо-кодов). 2. Работа с интерфейсами PCIE, Ethernet. Варианты удаленной работы не рассматриваются, только полная занятость. Рассматриваются кандидаты и без опыта работы с ПЛИС. Зарплата от 60 до 100 тыс. руб. на руки (в зависимости от опыта). Испытательный срок 3-месяца. Для связи- golovkin@srd.mtuci.ru
  5. Требуется FPGA - разработчик Место работы: г. Москва, МТУСИ м. Авиамоторная Из обязательных требований: 1. Verilog или SystemVerilog. Желательно : 1. C/C++. 2. MatLab. 3. Опыт реализации ЦОС на ПЛИС. 4. Опыт работы с PCIE. 5. Опыт написания несложных приложений для взаимодействия с аппаратной частью (через переходники usb<->uart). Характер выполняемой работы: 1. Разработка систем цифровой обработки на ПЛИС (фильтры, демодуляторы, декодеры LDPC, декодеры турбо-кодов). 2. Работа с интерфейсами PCIE, Ethernet. Варианты удаленной работы не рассматриваются, только полная занятость. Рассматриваются кандидаты и без опыта работы с ПЛИС. Зарплата от 60 до 100 тыс. руб. на руки (в зависимости от опыта). Испытательный срок 3-месяца. Для связи- golovkin@srd.mtuci.ru
  6. Если подозрение на Vivado то Flood правильно вам предложил проверить модель после синтеза. Если там все ок то у вас либо времянка не проходит либо проблемы с аппаратной частью или тактами.
  7. Интересно было бы в Chipscope вывести и сигналы serv_val_line(всю шину, она похоже в srl при вашем описании не map-ится) и ireset и iclken. Вы пытаетесь размножить сигнал ival на 4 такта? Ну или я не правильно понял что не так работает.
  8. А вам точно нужен асинхронный сброс? Тут в конце https://forums.xilinx.com/t5/7-Series-FPGAs...set/td-p/473746 есть рекомендация по асинхронному сбросу
  9. Цитата(des00 @ May 24 2016, 10:53) Что бы поставить точку в созвездиях MIL-STD, взял CML либу, выбрал режим WiMAX LDPC 2304 5/6 и сравнил круглые и квадратные КАМы. Проигрыш по чутью от 0.2 - 1,2 дб. При этом пик фактор, на RRC a = 0.35 дает тот же 1дб, а при a = 0.1 всего 0.5дб. Шило на мыло. Без модели нелинейного усилителя и оценки TD (Total Degradation)= потери Eb/N0+потерии OBO, наверное не корректный вывод. Посмотрите тут http://jwcn.eurasipjournals.springeropen.c...7-1499-2012-317 Выигрыш APSK-16 относительно QAM-16 ~ (2дБ-0.6дБ)=1.4 при OBO 3 дБ (рис. 7 в статье) . Вы учитываете что оптимальное отношение радиусов колец для APSK разное для разных кодовых скоростей? В статье цифры для некодированой передачи. Применение хорошего кода снизит разницу до 0.6-0.7 дБ .
  10. ldpc encoder

    glbl: Если это базовый код для C2 в CCSDS, то в CCSDS 131.1-O-2 в приложении A есть матрица генератор.
  11. Если SDR на Zedboard делать, AD-FMCOMMS1-EBZ вам не подойдет ?
  12. Если выход канала неквантованный то это BI-AWGN capacity. Lin Costello Error control coding 2nd edition стр. 20 . Саму книгу можно найти через libgen info.
  13. Правильно ли я понял что вы не используете multistage decoder (декодирование составных кодов с мягкими решениями с последующей передачей их другим декодерам) см рис 5 в (tait.e-technik.uni-ulm.de/~baum/research/ofdm_workshop00.ps)? Если да то большого выигрыша от такой схемы наверное не будет.
  14. Посмотрел ваш код, похоже у вас кодируються все точки созвездия без учета разной степени защищенности бит в точках созвездия. Возможно если вы сделаете как написал des00 (1. ИМХО для скорости 1/2 самое то в паре старший бит передавать как есть, а младший кодировать. ) или как делают тут (tait.e-technik.uni-ulm.de/~baum/research/ofdm_workshop00.ps) ваша конструкция заведеться. "1+1+1/2+2/3=3.16 бит/символ откуда взято 1+1???" - Пока не посмотрел ваш код думал что у вас есть некодированые потоки бит (2 потока кодируються , 2 потока передаються без кодирования). "Rate_all=3,16/4,0=0,79 каким это образом кодавая скорость стала связана с модуляцией???" -в данном случае это скорость бит/символ модуляции 3,16-инф. бит 4.0-общее число бит в символе модуляции. "Спектральная эффективность — отношение скорости передачи данных к используемой полосе пропускания радиоканала. Всегда думал что это и есть определение спектральной эффективности" - так оно и есть, потенциально возможно передавать 4 бит в полосе 1 Гц в сек при использовании QAM-16. (http://en.wikipedia.org/wiki/Spectral_efficiency Example 3)