misyachniy

Есть старый проект под VisualDSP версии 5.1.2. Его нужно существенно переработать, по этому есть желание вначале перейти на более свежую версию. В текущей версии нет возможности установить точку останова на ходу, отладчик ICE100B . Таким образом всего два требования - работа под Win7 и возможность установки точки останова на ходу.

Подожду успокоения системы ;-)

unknown type name 'phy_handle_t' - такая ошибка возникает, если не подключен заголовочный файл (.h, .hpp). implicit declaration of function 'PHY_GetAutoNegotiationStatus' - такая ошибка возникает, если в проект не подключен исполняемый файл (.c, .cpp, .s, .asm). Не подключенный заголовочный файл должен сопровождаться ошибкой типа "file not found". На мой взгляд, в проекте не прописаны пути поиска файлов. В любом случае нужно разбираться с первого варнинга или сообщения об ошибке.

Скажу пару слов по поводу схемы. Схема, приведенная в первом посте, не будет обеспечивать равномерность свечения. Транзисторы работают в режиме стабилизации тока. При логической единице на выводах EN (3,3В), ток будет нарастать до тех пор пока на эмиттере не будет 2,6В (3,3В - 0,7В Uбэ). Следовательно ток будет ограничен на уровне 26 мА (2,6В /0,1кОм). Для равномерности свечения нужно ставить резисторы каждому сегменту. С другой стороны можно программно определять(управлять) время открытия нижнего ключа прямо пропорционально количеству включенных сегментов. У меня есть схема и плата с резисторами вместо транзисторов. Неравномерность есть, но не критична. До деления времени для индикации каждого знакоместа, я еще не дошел :-)

Я недавно разбирал работу в обычном режиме с опросом флагов. Событие окончание передачи происходит после загрузки последнего байта в регистр передачи. А при передаче, проверяется завершение передачи байта от предыдущей транзакции. В теории,есть прерывания DMA по половине и окончанию передачи, в них нужно и смотреть вызов MasterTxCpltCallback(). Или то что там вызывается.

По правилам "С" при преобразовании, просто отбрасывается старшие 16 бит. Априори программист должен быть уверен что значение числа занимает 15 бит плюс знаковый. Для Verilog аналогично. Или нужно заменить деление на сдвиг?

Неизвестно что за проект. Может там стойка ЧПУ 1985 года выпуска, описание отсутвует, тестбенчей нет. Говорят, аванс укрепляет доверие ;-)

Виновник найден. Свалим вину на другого ;-) https://www.programmersought.com/article/63123379082/ Я подпаял к катоду D24 разъем (power jack 2.5 mm ) для подключения обычного блока питания. В начале от лабораторного блока питания запитал от 12 вольт и измерил ток потребления. Получилось всего 130мА. Дома "развернул лабораторию" используя 5В/1А источник. Но судя по всему, он не тянул.

Бывают перлы :-) типа: if (a <0) a = (-1)*a; или : if (a<10) {} if (a>9) {}

ISE/iMPACT не поддерживает, но через JTAG находит и показывает Попробовал через xsct Явно Vivado не понимает Platform Cable. Тут пишут что DLC10 работает а DLC9 не работает https://forums.xilinx.com/t5/Vivado-Debug-and-Power/Platform-Cable-USB-DLC9-vs-DLC10-with-Vivado-2018/td-p/854977 UG908 указывает на следующие устройства совместимые с Vivado 2018 Сижу разбираюсь, как в китайском Platform Cable определить ревизию

Трудно сказать. Нужно знать где набрать команду. Я набрал в Tcl Console "xsct: conn, targets", получил: "invalid command name "xsct:"

Приобрел на Али пару плат, Нашел пример собрал, попробовал зашить - не получается. Обновил драйвера - по прежнему не работает. Нашел рекомендацию попробовать ISE. У меня 14.2, собрал проект с одним инвертором. Похоже, что до ПЛИС достучатся удается, но инициализация JTAG Chain не завершается Окошко "висит" Вернулся в Vivado 2018, по прежнему ошибка. Делаю вывод что с железом все в норме, а с драйверами проблема. Но какая не могу найти.

Я "слышал", практика не брать с баллом ниже 4,5 пришла от Samsung

"Живое тело" - это проводник электричества. Правила ТБ напоминают об этом.

Противоречиво "Работа в проектной команде 3-4 человека" "ОПЫТ САМОСТОЯТЕЛЬНОЙ РАЗРАБОТКИ ЭЛЕКТРОНИКИ И ДОВЕДЕНИЯ ДО ПРОИЗВОДСТВА"