misyachniy

Пытаюсь заставить заработать матрицу со Spartan-6 LX45. Матрица типа GSеnsе2011/2022, распаяна на самодельной платке и присоединена к отладочному набору TЕ0600/0603. Матрица выдает 8 пар данных, клок и пиксельную частоту. В начале написал прием кадра по частям в компьютер. Получил изображение тестового одиночного сигнала который может генерировать матрица. Часть картинки "frame.png" На картинке видно дрожание данных. Остался последний этап - выравнивание данных. Текст модуля приема выкладываю целиком "data_chanel.v" Принцип приема простой: 1) С дифференциального тактового сигнала с помошю IBUFGDS получил два противофазных тактирующих сигнала; 2) Входные пары данны принял через IBUFDS; 3) Принятые сигналы через c IDDR2 выделил в виде "обычных"; 4) Сигналы сложил в 32 разрядные слова и записал в BRAM; В начале попробовал пример от производителя. В нем есть механизм поиска "глазка" и подстройки IODELAY2 Точнее часть примера. Ждал сборку проекта более двух часов - не дождался. Выбросил все надстройки, оставил только 4 модуля IODELAY2 (половина входных данных) - дождался отрицательного ответа: файл "aerosol_top.unroutes" WARNING:ParHelpers:360 - Design is not completely routed. HG_KG/pix_clk_DDR sys_clk Взял пример XAPP1064. Исходники от 2009, новее не удается скачать. Почему то десериализацию 1:12 не производит. Решил, что пусть уже буде 1:8. Тоже не разводится ERROR:Place:1170 - The BUFIO instance <HG_KG/serdes/inst_clkin/bufio2_inst> needs to have all of its IOB loads placed into its same half IO bank. However, due to user-specified constraints, the BUFIO instance <HG_KG/serdes/inst_clkin/bufio2_inst> and its IOB load <GS_OUT_TP<1>> cannot be placed in the same half IO bank. These constraints could be LOCATION or AREA constraints on <HG_KG/serdes/inst_clkin/bufio2_inst>, or <GS_OUT_TP<1>>, or other components connected to them, which could impose an implicit constraint on them. Please check user-specified constraints on all of these components to ensure their combination is not infeasible. "Обвинение" посерьезнее - требует переразвести плату. Нашел xapp524_mods_12bit_4ch, на VHDL, я в VHDL не силен :-( Нашел xapp1071_V6_ADC_DAC_LVDS.pdf и исходник к нему. но почему-то архив запаролен. Вроде как и информациии и примеров много и "почти все работает", а не выходит каменный цветок. Есть ли где проверенный вариант примера приема DDR данных с подобных устройств? Мне только IOBUF2 прикрутить. ;-) data_chanel.v

Так и есть. Кроме того учитывается тип корпуса и качество изготовления. Нашего надежника "купили немцы", по этому не могу сказать точный номер американского военного стандарта 1995 года. Но знаю, что он(надежник) пользовался росийской программой для расчета. В эту программу вбита указанная методика. Мы составляли таблички, а он просто вносил данные и температуру окружающей среды. Рассчитанная по этой надежность удручает. Можно набрать в поисковике что-то типа "xilinx reliability text spartan" и найти чтото-типа "ug116.pdf". Расчитанная по ней надежность радует и разработчика и надежника. Но вопрос всегда упирается в "премку".

Я не "надежник", по этому начну с банальностей которые мне понятны. 1)Ваше утверждение про тысячи и десятки тысяч лет трудно проверить, так как не приведено ссылки на исходные документы и методики расчета. 2) Вы пишете о MTTF, а спрашиваете о сбое. Не знаю как у вас, но на нашем предприятии, это разные понятия. 3) Реальные данные по надежности ПЛИС. Надежник посчитал по ГОСТ, который у нас в ходу по ПЛИС, и получил удручающие данные. В "гражданке" наверное можно применить ГОСТ 27.003-2016, у нас 1995 года. По этому словосочетание "реальные данные" зависит от принимающей/проверяющей стороны. Время от времени производители публикуют экспериментальные данные по надежности. Испытание микросхем годами естественно они не проводят, так как ко времени окончания испытаний, изделия морально устареют. По этому применяют формулы "год/за два" или "год за десять". Например, производитель имеет ввиду, что 1 год при +80 по Цельсию, это 2 при +65 и 1 год при +105 -10 лет. Приемлемо ли это для вашего заказчика? Какое количество экземпляров устройств участвовавших в эксперименте для него достаточно? 4) То, что стойка находится на уровне моря для расчета надежности имеет значение, но у меня есть сомнение, что микросхемы находятся на открытом воздухе и горизонтально к поверхности Земли. 5) Влажность 100% ???

Это на JLCPCB? Я написал им в поддержку и получил ответ. "For the V-cut line , you can make them on GKO layer(outline/Profile/Keep-out)" Посмотрел у товарища, он заказывал платы через посредника в Китае, там есть файл гербера с V-CUT в имени.

Читаем: https://techdocs.altium.com//display/ADOH/CAM+Editor+Panels+for+Fabrication+and+Assembly V-Scoring V-scoring is a viable solution, which applies a v shaped groove between board sections on both the top and bottom sides of the panel, leaving a thin connecting web remaining. All of the details of this process, such as blade angle and web thickness, and whether to apply jump-scoring (areas where the groove is disconnected, making the panel sturdier), must be passed on to the scoring machine operator. Currently, scoring machines require programming. Often this will be taken from non-CAD forms that you fill out indicating the data points and lines within your panel configuration. Some scoring companies will, however, be able to extract drill and line information from Gerber files, in which case you could design the scoring lines in the CAM Editor just how you want them. In any case, placing scoring lines on the top silkscreen layer will provide visual cues for the machine operator, which will be used in conjunction with the extracted and explicit information you provide. Информации около нуля. Читаем: https://www.altium.com/documentation/altium-designer/more-about-outputs-ad?version=18.1 A key part of the panelization process is defining how the individual boards are to be separated. There are two common approaches: V-groove panelization or breakaway-tab panelization. V-groove panelization is inexpensive and effective for rectangular shaped boards; non-rectangular boards must use breakaway tabs. To create breakaway-tab panelization, define a route tool path slot around the edge of each board, leaving small sections of remaining board that are perforated by a series of small holes, as shown in the adjacent image. Информация о (V-сut) V-groove отсутствует

Трудно назвать ответы хорошими. 1)Самим разделять что? Проект или платы резать самим? 2) Изучать матчасть нужно не с помощью советов в разделе Печатные платы/ Изготовление ПП? А где?

На платы размером менее 20х20 мм наценка $20. Но все равно не понятно как стандартизирован V-cut? Только писать пояснение у файлу?

В исходном объявлении не указано сколько вам нужно специалистов. Кроме того вам нужен еще и руководитель, для выстраивания логики работы системы в целом.

Заказывал себе один раз панелизированные платы, нарисовал в TOP/BOT Solder линии выходящие за края платы и сделали нормально. Сделал товарищу - пришли не порезанные. Проконсультировался с более опытным товарищем, говорит, что нет KeepOut на каждой плате. Где есть описано как "стандартно" оформлять заказ JLCPCB? В поддержке https://support.jlcpcb.com/article/49-pcb-panelization написано, что можно на шелкографии нарисовать линии и разрезать вручную.

Не понятно, кто "последний" заказчик стройства. По закону средства учета принадлежат поставщику услуг. Готов ли поставщик услуг покупать счетчики? Не понятен предполагаемый объем выпуска. Если миллионы штук в год, то разрабатывать имеет смысл. Кроме указанных выше пробелем есть еще стоимость оснастки для литься пластмассовых частей. При небольших партиях, проще к уже готовому электронно/механическому счетчику прицепить модуль. В таких счетчиках есть импульсный выход. Сертифицировать по точности не нужно. Нужно сертифицировать по "фискальности учета импульсов".

Предприятие не порекомендую. Порекомендую подправить задание. 2) Скорость обработки данных не имеет значения при разработке печатной платы. Нужно указать интерфейс данных например "4 пары 32.75Gb/s Transceivers" 3) "Частота 30 ГГц" - это аналоговый сигнал? 4)Ноги микросхем называются выводы. Кроме того логика и плата требуют совместной разработки из за конструктивных особенностей, наличия места для выравнивания пар и т.д. P.S. Правильно составленное Т.З. может устранить до 90% уточняющих вопросов и отсеять 70% неадекватных разработчиков ;-)

Никогда не слышал, чтобы художники искали ошибки. Также не слышал о почасовой оплате.

У договору нужно техническое задание с требуемыми параметрами и методами их проверки/сдачи. Вот возмьем эту строку: "Помимо наполнения/слива, система должна быть оборудована поддержанием постоянной температуры с помощью нагревателя/термодатчика." У меня вопросы: 1) Где поддерживать температуру в исходном резервуаре или в 8-ми? Или может и там и там? 2) Какие пределы температуры и какие точности удержания? 3) Нужно измерять температуру жидкости или температуру стенки сосуда? 4) Какая мощность нагревателя?

Это требование: "Оплата предпочтительна от юридического лица", не согласуется со строком 7 дней.

Хотя бы диапазон указали. Может нужна рентгеновская оптика.