Jump to content

    

Caruso

Участник
  • Content Count

    109
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Caruso

  • Rank
    Частый гость
  • Birthday 06/24/1985

Контакты

  • Сайт
    Array
  • ICQ
    Array

Recent Profile Visitors

2788 profile views
  1. Здорово! И сразу вопрос про "эталонный" FSM. Реализация его должна быть какой-то отличной от проверяемого FSM? А что если в нем тоже ошибка?
  2. А какая разница. Вообще у меня есть модуль верхнего уровня с именем top. В него входят сам FSM с именем FSMprobe и testbench с именем FSMprobe_tb. Вот схема:
  3. Всем привет. При изучении SystemVerilog написал простой FSM на 4 состояния, как в тестовом задании из книги Д. Томас "Логическое проектирование на SystemVerilog". Но нет понимания как автоматизировать тестирование. Я понимаю, что правильный вариант проверить все возможные переходы между состояниями. Но таких переходов может быть очень много в случае сложного автомата и задавать все переходы вручную не представляется возможным. Как это делается?
  4. Вот именно так я и хочу сделать. Нюанс в том, что этот сдвиг, вероятно, будет меняться во времени из - за внешних факторов. Потому процесс калибровки процедура не разовая, а периодическая.
  5. Не совсем понял, что вы хотите сказать. Смотрите, если я хочу калибровать каждый из 8 каналов, которые присутствуют на плате по отдельности (то есть калибровать с разделением во времени: сначала первый канал, потом второй и т.д.), то как я обеспечу им синфазную калибровочную частоту? Единственный способ это подавать один и тот же сигнал на все 8 каналов и в один и тотже момент времени захватывать этот сигнал. Мне нужно получить информацию - чем каналы отличаются друг от друга.
  6. Да. вероятно этот этап тоже присутствует. Но дело вот в чем. Калибровки со временем могут уплывать. Связано это, допустим, с прогревом микросхем или с их старением, с настройкой. Производитель AD9361 встроил в свой чип механизм калибровки и рекомендует его запускать каждый раз при изменении температуры чипа или при изменении ПЧ и т.д. Моя калибровка охватывает не только чип AD, но и остальную часть схемы от AD до разъема на плате. Так вот мне эту калибровку тоже необходимо будет делать периодически, я так полагаю.
  7. Спасибо. Пока возьму паузу на обдумывание.
  8. Да, признаю, это и имелл ввиду. Первый раз с db работаю. Так в том то и дела, что эта разница фаз все портит. Смотрите, я пускаю этот калибровочный сигнал на вход приемника AD. Получаю некий коэффициент (вектор). Этот вектор я потом буду суммировать с полезным сигналом. Я должен колучить калибровочные коэффициенты для каждого канала и всегда буду их учитывать при приеме полезного сигнала по каждому из каналов. Таким образом хочется избавиться неодинаковости приемных каналов. Вот такие у меня мысли. Попробую сделать макет своего делителя.
  9. Ну, во первых, коэффициент передачи не имеет размерности и равен Uвых/Uвх = 0.124. Изменение выходной амплитуды гармонического сигнала в 0.124 раза, соответствует изменению мощности в 0.0154 раза, что соответствует ослаблению на 18 dbm. Что не так с моими рассчетами? Идея калибровочного сигнала, что бы он был идентичен по фазе и амплитуде для каждого приемника AD. Идеально, чтобы это был один и тот же сигнал. Готовые делители мощности хорошо, но они дают расбаланс фаз до 5 градусов. Вот вопрос будет ли мой делитель на резисторах давать лучший результат по фазам? Использовать 2 выхода синтезатора - хорошая идея. Уточню по поводу синхронности выходных частот
  10. По моим рассчетам этот резистивный делитель отберет на себя более 90% мощности. Что для меня моего случая многовато. Коэффициент передачи делителя Uвых/Uвх = 0.124, что соответствует -18.2dbm. Мощность выхода генератора, судя по графику bиз даташита 8...12 dbm. После делителя получается (8...12) - 18.2 = -10.2...-6.2 dbm. Дальше стоит мультиплексор -0.6dbm и фильтр -1.5 dbm. В итоге на вход AD9361 приходит (-10.2...-6.2) - 0.6 - 1.5 = -12.3...-8.3 dbm. Этот сигнал передается на вход AD Из даташита на вход AD должен приходить сигнал на в диапазоне -3...3 dbm. Следовательно мой делитель отбирает слишком много мощности и его необходимо пересчитать. Напрмер задаться меньшим значением одиночного резистора R и пересчитать согласующие сопротивления (те что 8 шт)?
  11. Я вот так считал: А откуда берется ваша формула? PS. прошу прощения за качество фото. Прошу прощения, неправильно посчитал R. Получается как у вас 38.8Ом. Остановился 39.2 Ом
  12. Мало места на плате. Боюсь не получится красиво разместить делители Вилкинсона. Но за совет спасибо. Впервые узнал что такой делитель существует. А чем плох мой вариант?
  13. Добрый день! Реализую плату в которой будет применяться 4 трансмиттера AD9361 для ЦАР, то есть всего будем иметь 8 каналов. Для того чтобы получить коэффициент передачи каждого из восьми каналов, необходимо подавать калибровочный сигнал на вход каждого приемника одновременно. Калибровочный сигнал частотой 2ГГц. В качестве источника калибровочного сигала выбрали синтезатор LMX2594. Частота с выхода синтезатора должна одновременно поступать на все входы приемников всех AD9361. Таким образом необходим разветвитель (или fanout) частоты на 8 выходов. Вот вопрос: Можно ли реализовать такой fanout на резисторах?
  14. Добрый день. Необходимо опознать разъем и микросхему. Может кто применял? Микросхема - светодиодный драйвер. Маркировка на микросхеме в 2 строки: 9625TP9 G9AM2 или 9625TP9 G9DM1