Jump to content

    

irum4

Свой
  • Content Count

    224
  • Joined

  • Last visited

Community Reputation

0 Обычный

About irum4

  • Rank
    Местный

Контакты

  • Сайт
    http://
  • ICQ
    0
  1. Цитата(aaarrr @ Feb 7 2014, 17:17) Частота в достаточно широких пределах может меняться, а вот сильное отличие числу тактов в таймингах HS/VS/DE некоторым "умным" экранам очень не нравится. Нет, нет как раз число тактов "шо доктор прописал" . Я уже думал может ему инициализация какая нужна. Нашел даташит на проц внутри (NT39016D). Нашел программку инициализации, а она особо не отличается от дефолтных значений, - по барабану...
  2. Вопрос может быть простой, но для меня сложный. Есть TFT дисплей TM035KDH0 от TIANMA, интерфейс простой. Формирую развертку (RGB24), подаю на подсветку 19в, а на экране засвечивается белое поле и не более. Задаю командой внутренний тест - все красиво, причем при переключении в начальный замечается "мое" изображение, а потом тестовые по кругу. Останавливаю тест - опять белое поле. Вопрос - насколько точно должна соответствовать частота такта (по даташиту 6,4МГц) ибо у меня она +-6-7МГц. Ну или где еще могути быть "грабли" из-за которых ничего нет на экране... Кстати, подключал также дисплей к процу A10S, который также формирует картинку для него...Правда не может задать тактовую 6,4МГц, а задает 6 или 7, но эффект тотже белый экран...
  3. Для симуляции - через generic map: ram_1024_x_18: RAMB16_S18 --synthesis translate_off --INIT values repeated to define contents for functional simulation generic map ( INIT_00 => X"00560074006DCD06CD010213025B01F1011B01C000FB02A0028400230E08C001", ... INIT_3F => X"43FE800100000000000000000000000000000000000000000000000000000000", INITP_00 => X"239288A22236CCDBCCCCC8DA220CDA333238CCC88CCC883D234FFFFFFE3FFFF3", ... INITP_07 => X"F000000000000000000000000000000000000000000000000000000000000000") --synthesis translate_on port map( ..... Для имплементации - через атрибуты -- Attributes to define ROM contents during implementation synthesis. -- The information is repeated in the generic map for functional simulation -- attribute INIT_00 : string; ... attribute INIT_3F : string; attribute INITP_00 : string; ... attribute INITP_07 : string; -- -- Attributes to define ROM contents during implementation synthesis. -- attribute INIT_00 of ram_1024_x_18 : label is "00560074006DCD06CD010213025B01F1011B01C000FB02A0028400230E08C001"; ... attribute INIT_3F of ram_1024_x_18 : label is "43FE800100000000000000000000000000000000000000000000000000000000"; attribute INITP_00 of ram_1024_x_18 : label is "239288A22236CCDBCCCCC8DA220CDA333238CCC88CCC883D234FFFFFFE3FFFF3"; ... attribute INITP_07 of ram_1024_x_18 : label is "F000000000000000000000000000000000000000000000000000000000000000";
  4. Цитата(dsmv @ Jul 18 2012, 17:47) На модели такое было когда я ошибался в размере пакета. В этом случае всё останавливалось. Может проскакивает какой то неправильный пакет который затыкает канал обмена ? Хм-м, возможно, хотя на модели как раз все супер , да и формирование пакетов, я не трогаю... данные другие идут, ну и что (мысли вслух)... Интересно, что при коротких пакетах корка дольше "держится", а при более длинных - как на картинке - один пакет передала и все...
  5. Цитата(dsmv @ Jul 16 2012, 17:54) В картинках с ходу разобраться не могу. Можно пояснить что собственно происходит и что ожидается. А посмотреть можно у меня в проекте: http://ds-dev.ru Ваш проект смотрел... аналогично с ходу разобраться не могу ... (но может быть придется) На картинках относительно все просто... это я так для наглядности... Глобально проблема и вопрос по функционированию pci-express корки ибо это она (точнее я и не знаю почему) глючит. Предистория:есть плата с виртексом 6-м и источником информации которую надо передавать в память компа, есть программа для ее управления, сделал проект на базе XAPP1052 (убрал остановку после передачи пакета и формирования прерывания), странслировал, прошил, запустил, все ок! Чипскоп показал, что пакеты летят, trn_tbuf_av (в связи с большой скоростью пакетов) постепенно доходит до 0 и затем меняется 1 (передаю пакет), 0 (жду пока корка передаст его в память) , 1 и т.д. Начинаю дополнять проект, разными своими необходимостями (обработка, фифо и т.д.) автомат формирования пакетов не трогаю (прерывания вообще заблокировал) и вдруг!!! получаю то что на картинках: trn_tbuf_av начинает показывать, что буферы в корке начинают освобождаться о-очень медленно, значение доходить до 0 , после чего выставляется trn_dst_rdy в 1 и гудбай , на этом и стоит, корка ничего не передает, более того, если в этот момент, программа читает чего из платы... комп зависает намертво... Вот такая суть проблемы...
  6. Привет, всем! Нужна помощь по DMA для PCI-express! Я уже замаялся, но в толк не возьму почему все так плохо... Сделал проект с DMA для PCI-express на базе XAPP1052 для виртекс 6. Где-то слышал, что он кривенько написан... может быть, вопрос не в этом... Вопрос или даже проблема в том, что пакеты ядро посылаются, а оттуда ну очень медленно выходят и не освобождают буфер. При чем чем длиннее пакет тем быстрее "затык". Для наглядности прикрепляю скрины с чипскопа. Я в ступоре... Мыслей умных нет...что делать и куда смотреть уже и не знаю... Кто может толкните , чуствую, что решение под ногами, но где Прикол в том, что модель на симуляторе такого не показывает, там все ок...
  7. А Вы не пробовали использовать для этой же цели PlanAhead? Попробуйте, очень удобно выделять регионы для того или другого блока (можно отдельно BRAM или DSP) и потом результат записывается в ucf-файл...
  8. Для Virtex 6 хочу в impact прочитать значение DNA порта (кабель Xilinx USB II). Выбираю команду Read Device DNA, но почему-то читаются только единицы, 57 штук. Если прочитать EFuse регистры FUSE_ID показывает какое-то значение. Так где правильно? Или я что-то не то делаю?
  9. А задача скорее всего не ясна и самому разработчику, поэтому ей хочется "просто" порассуждать... заодно и задачу сформулировать А поскольку "раньше никогда такого никогда не делала", то наверное и неизвестно, что такое FPGA... Ну для начала уважаемая engineer09, что за процессоры собираетесь использовать?
  10. Привет всем!!! Ну все, тему можно закрывать. Как я и говорил главный вопрос был работает ли сгенерированный пример сразу или нет. Ответ однозначный РАБОТАЕТ, если правильно собрана схема. В моем случае схема была собрано правильно, но аж слишком. Все было нормально: UCF, PCB и т.д., но... Поскольку схема цифроаналоговая (демодулятор), то спец по аналоговой схематике настоял (а я поддался ) поставить на дифпары около РСІ-разъема ма-а-аленькие трасформаторы (чтоб не свистело на СВЧ-цепи)... Блин, урою его в понедельник Короче, снял я их и все полетело. И pcitree платку увидел и диспетчер устройств захотел драйвер и теперь можно спокойно двигаться дальше. Всем спасибо!
  11. Цитата(lordvampir @ Mar 5 2012, 10:05) мне бы не помешал доступ заранее спасибо Порядок доступа в группу Свой http://electronix.ru/forum/index.php?showt...ost&p=16051
  12. Цитата(Kuzmi4 @ Mar 2 2012, 10:54) Проверьте правильность UCF и посмотрите симуляцию, возможно после ваших "трансляций" что то поламалось. UCF не трогал, корочка сгенерила. Цитата(Kuzmi4 @ Mar 2 2012, 10:54) Может вы выставляли при генерации какие то специфические параметры? Никаких спецпараметров. При генерации корочки формируется example design. В нем есть implement.bat, где все задается Xilinx-ом. Цитата(Kuzmi4 @ Mar 2 2012, 10:54) Возможно в схематике и PCB что то не так. Вот в этом и вопрос! Если корка должна заработать сразу, то проблема в схематике, РСВ, а если не должна заработать, то что надо поправить? Цитата(Bios71 @ Mar 2 2012, 12:04) PS: мне почему то кажется , что "что то" может появиться "где то" - только если его биос нашел, значит биос ничего не нашел Гы-гы, смешно... Но эту Америку я открыл уже давно.
  13. Цитата(Andrew Su @ Feb 29 2012, 15:19) Добрый день. Если проект рабочий, то: 1. После прошивки в диспетчере устройств выполните поиск устройств. Возможно, найдете свое. 2. Наверняка у вас заложен какой-то флэш для хранения прошивки. Сгенерите для него mcs, прошейте. Потом выключите-включите комп. Загляните в диспетчер устройств. Должно появиться новое устройство. Драйвер может и не потребовать, если, например, в регистре пространства конфигурации указан класс/подкласс стандартное устройство памяти. (Класс/подкласс назначается при генерации корки). 3. Поискать устройство в компе можно с помощью программки pci32. Архив прилагаю. Запускается из командной строки pci32.exe > 1.txt. В 1.txt будет информация по всем pci-устройствам компа. Хай щастить. Вінниця. Вот-вот, если проект рабочий! А рабочий ли должен быть проект, который генерит core-generator в качестве примера, или его еще нужно ручками доводить? Флешка у меня конечно есть, но я пока загружаю напрямую через jtag, а потом просто перегружаю машину. Я на PCI-ке десяток приборов сделал (на экспрессе это первый), поэтому 1,2,3 пункты понятны и pci32 я пользуюсь, но как раз проблема в том, что в диспетчере ничего не появляется. И вот я думаю: это проект сгенерированный с примера кривой или проблемы с железом или я еще чего-то не знаю (не учел)... Дякую, обов'язково пощастить. Львів.
  14. Предисловие: изготовлена плата с XC6VLX195T(кажись правильно ), сгенерирована корочка "LogiCORE IP Virtex-6 FPGA Integrated Block v1.7 for PCI Express" (для PCIE_X0Y1), отранслирован примерчик для этой корочки. Сгенерированный бит-файл зашиваю в виртех и... ничего не происходит ... ни до, ни после, ни после перегрузки системы...хотя нет пару раз система зависала, мертво... Вопрос: должен ли комп (операционка) каким-то образом реагировать на появление такого устройства? Если да , то как должны реагировать (типа драйвера искать?). Если нет в двух словах, что сделать, чтобы среагировала (чтобы быть спокойным, что само железо впорядке).
  15. Всем спасибо за ответы. Вопрос закрыт. Оказалось, что немного был криво написан драйвер (сейчас разбираемся в чем). После написания нового драйвера, перегразка при количестве плат более 3-х - прекратилась. Одновременно вставлял 5 однотипных плат - все ОК. Кроме того немного я намудрил с дешифрацией адресов портов - на более новой материнке адреса раздавались типа ВС80, а в старых только типа BC00. В результате я вычитывал данные портов, которых не существует, поэтому и читалось FFFFFFFF.Подкоректировал код - все платы пошли.