Перейти к содержанию

    

Kluwer

Участник
  • Публикаций

    250
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Kluwer

  • Звание
    Местный

Контакты

  • Сайт
    http://havukosken.ru/
  • ICQ
    0

Посетители профиля

2 079 просмотров профиля
  1. Спасибо, но, к сожалению, это пример с НИОСом. Нам нужно без софтовых процессоров.
  2. Обычный DDC на ПЛИС

    А разработчиков аналогового фронт-энда нельзя там пнуть? Типа, ребята, перенесити промежуток на 60МГц, или, например, на 300? И корректирующий фильтр такого невменяемого порядка (180!!) рельно осмысленно ставить? Не проще на обычных КИХ-фильтрах со ступенчатым понижением частоты давить?
  3. Коллега, Иосиф прав абсолютно, если у вас шина (а не один бит), то тут никакая абсолютно асинхронщина не допустима. Я даже не буду объяснять почему, полно лит-ру по этому вопросу. Причём, если у вас переход шин, то варианта, по-сути, только два: а) навороченный автомат в стиле связнЫх протоколов (а в реальности вы, скорее всего, по-просту поставити стэк (Фифошку); б) жёсткая завязка клоков на ФАПЧе (PLL). В вашем случае, чтения потоковых отсчётов с ацп, скорее всего, вообще только второй вариант доступен. Соотвественно, клок должен быть тот же, что используется ацп (сам он генерит, или внешний), дальше (например, у вас квадратурный детектор с последующим прореживанием (децимацией) либо генерите дочерние клоки на ФАПЧ (в sdc можно их объявить автоматически derive_pll_clocks), либо делите на регистрах (только не на логике!) и тащите либо кратные частоты как таковые, либо тащите исходный клок с прореживающими стробами (каждый вариант имеет свои достоинства и недостатки). Только так, иначе метастабильности приведут к тому, что вы будете бегать вокруг девайса с криками "да это мистика какая-то! как такое может быть вообще?!" :).
  4. Ну, я не знаю какой у вас камень используется, но, например, в Стратиксах, вот есть такая тема, например: Stratix ... LVDS transmitters support programmable pre-emphasis and programmable VOD. Pre-emphasis increases the amplitude of the high frequency component of the output signal, and thus helps compensate for the frequency dependent attenuation along the transmission line ... Ну, по-моему, если по входу вам помогла терминация, то это возможно говорит о том, что у вас на плате проблемы. Например, погонные ёмкости очень большие, не нагружен грамотно приёмник lvds-линии с вашей плисины и т.д. и т.п.
  5. Да тут в том и проблема. Проект разросся до колоссальных размеров, 3 плисовода разного уровня одновременно копошатся в здоровенной каменюге и даже со всеми оптимизациями и Post-fit -партишинами, малейшее телодвижение - и 1,5 часа пересборки. Есс-но, всё что можно моделируется, делаются упрощённые подпроекты, сигнальная часть вообще вся из DSP builder'а и т.д., но всё равно всё не промоделируешь, да и у Квартуса и Моделсима несколько "разные взгляды" на то, что правильно, а что нет. И вываливается в результатет сборки типично под 2 тысячи варнингов, не всегда и уследишь. Да и смотрю в репорты, да, если шина имеет большую разрядность, чем порт, то он ругается действительно, типа "truncated value with size xx to match size of target (yy)". А вот в обратной ситуации молчит, как партизан. Да и нам бы очень желательно, что бы уровень такого вот варнинга можно было поднять до еррора. Что бы он вообще прекращал сборку в случае подобного несовпадения.
  6. Коллеги, не могу найти нужных настроек в Квартусе, что бы он более жёстко проверял правила в hdl-коде наподобие Ксайлинксовского ISE/Вивадо. Ну, например, что бы выкидывал ошибки, если используется не объявленный провод, или если входная разрядность не соотвествует входной (а не забивал молча нулями старшие разряды) и т.д. и т.п.
  7. Да, это, похоже, информация в нужном направлении, спасибо.
  8. У них явно опечатка какая-то на сайте. Ни одна версия не работала никогда вот только с одной-единственной версией Матлаба. Мы штатно юзаем не 18, но недавно пришлось использовать 18ую, делали сжатие сигналов в ДСП-билдере, на базе вообще версии 8.1.0 (2013а) всё прекрасно работало. Единственно, по началу генерация кода из модели шлёпалась пока Java-машину не обновили. После этого и генерация в лёт.
  9. Кстати, да, по собственному опыту если всё начинает рушится после подключения, или каких-то телодвижений в СТП - это 100% неправильные или вообще отсуствующие врЕменные ограничения. По-хорошему, после первого эскизного набора проекта, если ожидаются тактовые частоты выше 40-50МГц нужно сесть, не поленится и потратить время на грамотное заполнение sdc'шника. Иначе начинаются битвы с "песочным человеком" :(
  10. Коллеги! Работаем сейчас над здоровенным проектом для альтеровской плисины и есс-но всё, что только можно вытащить для внешних настроек через MCE, вытаскивается наружу. Но, в результате в окне MCE уже просто каша из различных параметров и массивов. Хотелось бы научится ваять собственный софт, что бы мимо MCE подключатся к jtag-серверу и закачивать/выкачивать выбранные параметры и представлять их в удобном нам виде. Вот никто не сталкивался с такой задачей или, хотя бы, может указать направление поиска информации?
  11. Коллеги, для отчёта требуется верилоговский код, представляющий собой просто тупое соединение нескольких модулей (никакой динамики, только модули, вспомогательные wire'ы и несколько assign'ов) превартить в понимаемый Квартусом графический файл. Начали делать руками, но оказалось, что это та ещё работёнка. Вроде, смутно вспоминаю, в далёкой юности, узал такой инструмент под названием активHDL, он вроде чего-то мог. Но было это давно. Может кто чего посоветует?
  12. Ага, да, я хорошо посмеялся, ей-богу. Вы правда представляете о чём пишите? Т.е. почему-то модули CFP в 10-гиговом азернете включаются через микросхему физики, а в 100-гиговом ажно прямо в ПЛИСину! У вас, вероятно, машина времени на заднем дворе и вы по-быстрому смотались лет на 30 вперёд и прикупили себе парочку 20-х Стратиксов :)
  13. С какой радости-то они не учавствуют? Открываете первую попавшуюся схему излучательных переходов в любом атоме и там показаны будут переходы с уровня s. Например, обязательно будут 3s->2p, 4s->2p и т.д. Иначе как, в возбуждённом атоме электрон перескакивает на уровень s и там остаётся навсегда?! :)