Jump to content

    

chirik8807

Участник
  • Content Count

    133
  • Joined

  • Last visited

Community Reputation

0 Обычный

About chirik8807

  • Rank
    Частый гость
  • Birthday 12/15/1988

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Карелия

Recent Profile Visitors

3913 profile views
  1. ALTERA DE1-SoC Продам

    UP - 17 тр. - Четверг-Пятницу буду в Питере.
  2. ALTERA DE1-SoC Продам

    UP - цена 18тр
  3. ALTERA DE1-SoC Продам

    Продам плату ALTERA DE1-SoC с Cyclone V на борту и ARM ядром. Описание платы https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836 Цена -19 тр - Москва 9251422748 Могу отправить почтой.
  4. Моя почта и тел Воробьев Александр 925_14_22_748 alexn.vorobye@gmail.com Я на linkedin https://www.linkedin.com/in/alexander-vorobyev-46506a36/
  5. И не подскажите почему в примерах при генерации dts в sopc2dts указывают опцию --bridge-removal all ??
  6. Это я подправил, иначе он не компилировал .dtb )
  7. Всем привет! Взял за основу пример для платы DE10_Standard -> DE10_Standard_GHRD (quartus, qsys, soc_system.dts) 1) Добавил блок Frame Buffer II (и соответственно тестовую таблицу и вывод видео) 2) Добавил в hps еще один интерфейс f2h_sdram1 [attachment=109768:soc_system.rar] Внес изменения в soc_system.dts но в нем есть места в которых я не уверен. мой DE10_GHRD_vip_soc_system.dts: [attachment=109769:DE10_GHR...c_system.txt] Описание в нем Frame Buffer II https://github.com/terasic/linux-socfpga/bl...eo/altvipfb.txt Цитатаalt_vip_vfr_0: vip@0x100010000 { compatible = "altr,vip-frame-reader-1.0"; reg = <0x00000001 0x00010000 0x00000080>; max-width = <640>; max-height = <480>; bits-per-color = <8>; mem-word-width = <128>; }; В нем почему то не строчки с клоком clocks = <&clk_0>; как в других блоках, так и должно быть? По ангиологии поправил описание моста Цитатаhps_0_bridges: bridge@0xc0000000 { compatible = "altr,bridge-16.1", "simple-bus"; reg = <0xc0000000 0x20000000>, <0xff200000 0x00200000>; reg-names = "axi_h2f", "axi_h2f_lw"; clocks = <&clk_0 &clk_0 &clk_0 &clk_0>; clock-names = "h2f_axi_clock", "h2f_lw_axi_clock", "f2h_sdram0_clock", "f2h_sdram1_clock"; #address-cells = <2>; #size-cells = <1>; ranges = <0x00000001 0x00020000 0xff220000 0x00000008>, <0x00000001 0x00030000 0xff230000 0x00000100>, <0x00000001 0x00001000 0xff201000 0x00000008>, <0x00000001 0x00005000 0xff205000 0x00000010>, <0x00000001 0x00004000 0xff204000 0x00000010>, <0x00000001 0x00003000 0xff203000 0x00000010>; <0x00000001 0x00010000 0xff210000 0x00000080>; Здесь жирным цветом, то что я добавил правильно ли? И в описании клоков clocks Цитатаhps_0_f2s_sdram_ref_clk: hps_0_f2s_sdram_ref_clk { compatible = "fixed-clock"; #clock-cells = <0>; clock-frequency = <0>; /* 0.00 Hz */ clock-output-names = "hps_0_f2s_sdram_ref_clk-clk"; }; //end hps_0_f2s_sdram_ref_clk (hps_0_f2s_sdram_ref_clk) этот клок не задан, не совсем понял, что это за клок и нужен ли он мне?
  8. Цитата(sonycman @ Oct 23 2017, 15:56) Мне удобнее всего ручками править .dts файл, добавляя в него нужную периферию. Несложный и хорошо читаемый синтаксис, к примеру: Код            i2c_fpga: i2c_fpga@0x100000000 {                 compatible = "mycore,i2c-master-0.1";                 reg = <0x00000001 0x00000000 0x00000010>;                 interrupt-parent = <&hps_0_arm_gic_0>;                 interrupts = <0 40 4>;                 clocks = <&clk_0>;                 speed-mode = <100000>;             }; в отличие от нечитаемых .xml При таком подходе проблем с sysid_qsys id и timestamp не возникает? они же будут не соответствовать заново генерированной системе из qsys ? Кодsysid_qsys: sysid@0x100001000 {                 compatible = "altr,sysid-16.1", "altr,sysid-1.0";                 reg = <0x00000001 0x00001000 0x00000008>;                 clocks = <&clk_0>;                 id = <2899645186>;                     timestamp = <1492500749>;                 }; //end sysid@0x100001000 (sysid_qsys)
  9. Вручную подправил dts-файл, но линукс так и не стал грузиться - Bad Linux ARM zImage magic! С коллегой выяснили почему бьется zImage, все просто - после записи zImage в DDR память, эту же область памяти использует Frame Buffer и перезаписывает ее картинкой)
  10. Т.е. из GHRD мы должны взять .dts или .xml и дописать туда свое. У меня же получается, что исходный GHRD проект от Terasic под ядро линукса 3.12 А дальнейшая инструкция с https://rocketboards.org/foswiki/Documentation/AVCVGSRD171 под более свежее ядро например. То правильно ли я понимаю, что даже если я сделаю свои .dtb их нельзя будет использовать под более свежие версии линукса?
  11. hps_common_board_info.xml и soc_system_board_info.xml. И как вы с ними в итоге решили вопрос?
  12. У меня проблема в Device Tree мне нужно сделать свои под DE1-SoC soc_system_board_info.xml и hps_common_board_info.xml я сразу на них не обратил внимание думал, что их генерит qsys. Сейчас попробую разобраться, что там и к чему...
  13. В epcs только прошивка для плис. Спасибо за наводящие вопросы! но я начинаю думать на socfpga.dtb...
  14. Цитата(sonycman @ Oct 19 2017, 19:14) Тогда надо разбираться, почему отсутствует нужная сигнатура в памяти по адресу загрузки образа ядра. Интересно, а почему когда MSEL стояли на загрузку из EPCS, то ядро линукса начинало грузиться?