Перейти к содержанию

    

Dmitry_B

Участник
  • Публикаций

    211
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Dmitry_B

  • Звание
    Местный

Посетители профиля

1 765 просмотров профиля
  1. Браво! Красивый и простой вывод!
  2. Спасибо за помощь. Тоже нашел ответ в справочнике 1974г. К стати, я правильно понял, что интеграл по полуокружности на самом деле брать не надо, он в 2 раза меньше, чем интеграл по окружности, и его можно через вычет получить?
  3. Идея понятна. Есть тут неприятность: теорема о вычетах требует, чтобы на контуре интегрирования не было полюсов - а они как раз на действительной оси. Нас интересует интеграл вдоль действительной оси - это должно быть нижней стороной контура при обычном обходе против часовой стрелки. Другие стороны (будь то прямоугольник или пол-окружности) должны быть бесконечно удалены от 0. Метод работает, если подинтегральная функция комплексного аргумента стремится по модулю к 0 при стремлении к бесконечности модуля комплексного аргумента. И здесь вторая трудность: |sin()| комплексного аргумента неограниченно растет при увеличении мнимой части - превращаясь в sh(). Хорошее предположение об ограниченности подинтегральной функции нарушается. И еще одно. Получилось, что преобразование Гильберта от sinc() есть та же самая sinc(). Тогда комплексная огибающая sinc() - тоже sinc()? Не очень похоже на правду.
  4. Похоже. Ну, положим, там дельта - функция. А на остальной оси? Да. Но как его брать?
  5. Существует ли какое-либо правило назначения контактам разъема HPC стандарта VITA 57.4 FMC сигналов интерфейса JESD204B? Ясно, что данные и тактовая частота в разъеме стандартного мезонинного разъема присутствуют, а вот как с оставшейся парой сигналов интерфейса JESD204B?
  6. Кому все еще интересно, из источников, которым я вынужден доверять: время предустановки данных относительно окончания импульса nRd вычисляется: Tsu= (период клока ядра + 66 нс)*1,2. Множитель 1,2 - рекомендуемый запас 20%. При максимальной частоте ядра 144 МГц - примерно 90 нс. Вот теперь можно определить допустимую длительность nRd как сумму задержки переключения периферийного устройства из третьего состояния в активное + Tsu.
  7. Цитата(Professor Chaos @ Jan 21 2018, 14:10) Ваш первначальный вопрос вроде-как касался именно времени tdh? Нет. Перевод: tsu - set up time - время предустановки; th - hold time - время удержания. Цитата(Professor Chaos @ Jan 21 2018, 14:10) Схемотехнику достаточно знать, что чтение данных с шины осуществляется в момент времени после 1/2 tcycle но до фронта окончания nRD. А что заставляет Вас думать, что установления данных в момент 1/2 цикла достаточно? На рисунке они явно устанавливаются раньше (но насколько раньше - непонятно). Пофантазируем еще. Момент "полцикла" на рисунке примерно совпадает с фронтом CLKO при СPOL=0. А возможно, всего лишь надо установить данные до переднего фронта CLKO при СPOL=0 (последнего, при активном nRD)? Тогда - за какое время до фронта CLKO? С другой стороны, похоже, "фиксация данных" происходит по спаду CLKO при СPOL=0. Тогда возможно, данные достаточно установить на шине чуть раньше, чем закончится последний импульс CLKO при активном nRD? Тогда - за какое время до спада CLKO? Но при этих предположениях нам надо знать взаимное положение CLKO и nRD, а также, строго говоря, и моментов переключения адреса. Чего разработчики МК (видимо беспокоясь о нашем душевном равновесии) не предоставили. Возможно, вероятно, похоже...... Так аппаратуру не разрабатывают. О том и речь.
  8. Цитата(HardJoker @ Jan 20 2018, 11:59) ТСКЯ.431296.008CП стр.134 Рисунок 29. Диаграмма чтения. Документ более старый и диаграмма чтения показана подробнее, чем в последней версии. Спасибо. Но в части цикла чтения ничего дополнительно нет. Любезно обозначили время удержания th = 0, а вот tsu - нет. Вместо этого бесполезная жирная стрелка "фиксация данных". Как этот "момент фиксации" расположен относительно nRD, либо чего бы то ни было другого осмысленного - предлагается пофантазировать самостоятельно... Уж не говорю о том, сколько читаемый код с шины данных должен постоять на шине до наступления сего счастливого момента. Уважаемый AVR! Разумеется, у Миландра проблем тем меньше, чем меньше контролируемых параметров при сдаче микросхемы по ТУ. Да и выход годных может оказаться меньше. Но при этом игнорируются интересы разработчика аппаратуры - и это проблема (естественно, не главного конструктора МК). Формат форума не позволяет всерьез обсуждать методику разработки цифровой аппаратуры, для которой и требуется параметр tsu. Я, правда, думал, что это всем разработчикам известно, ибо классика.
  9. Цитата(AVR @ Jan 19 2018, 23:14) Ну, такие вопросы может техподдержка и не знать, может эта часть - лицензированная часть ядра. По телефону такой вопрос можно сходу и не ответить. Попробуйте форум. Не сходу, а после консультации с главным конструктором. Какой смысл скрывать информацию, без которой, строго говоря, нельзя подключать к шине какие - либо устройства? Цитата(AVR @ Jan 19 2018, 23:14) Но что значит импульс чтения, у меня нет ТУ, есть лишь их документация в PDF. Может речь про фронт/спад чтения? ТУ в этой части дословно повторяет общедоступную спецификацию в PDF. Речь о сигнале nRD (рис.29 спецификации). Картинку не могу загрузить, файл docx - тоже (мне "запрещено загружать файлы такого типа"!!!).
  10. Цитата(AVR @ Jan 19 2018, 11:24) Прошу прощения, следует уточнить, молчит где? Форум, почта, телефон, в документации не написали? По телефону техподдержка. Впрочем, не молчит, но говорит на отвлеченные темы, вместо ответа на вполне конкретный вопрос. Похоже, неохота им возиться. В документации ничего - это само собой.
  11. Кто работал, известно ли время предустановки данных на внешней системной шине относительно окончания импульса чтения nRD (рис.29 ТУ)? То есть, какое время следует подержать данные на шине до того, когда импульс чтения закончится? Миландр таинственно молчит... (Впрочем, можно проще сказать: послал...)
  12. Помогите пожалуйста еще разок: как в проекте Quartus для нескольких конечных автоматов назначить разные способы синтеза? Например, один-one-hot,а другой- minimum bit?
  13. Цитата(krux @ Feb 3 2017, 20:31) В случае, если при синтезе ваша FSM была определена синтезатором как one-hot, то всё правильно, 16 триггеров - это ожидаемо. Объясните, почему вы считаете, что очевидно достаточно 4-х? Потому что 4 двоичных разряда описывают 16 различных состояний. А что такое one-hot?
  14. У меня получилось, что конечный автомат с 16-ю состояниями реализован на 16 триггерах. Очевидно, на самом деле достаточно 4-х. При создании автомата использовал штатный редактор конечных автоматов Quartus с последующей генерацией VHDL- описания. Поделитесь, кто делал: у вас то же самое?