Jump to content

    

boldive

Участник
  • Content Count

    181
  • Joined

  • Last visited

Everything posted by boldive


  1. CPLD Xilinx CoolrunnerII, XC2C64-7VQ44C После компиляции проекта выходит два предупреждения: [Warning]:INFO:Cpld - Inferring BUFG constraint for signal 'CLK' based upon the LOC constraint 'P43'. It is recommended that you declare this BUFG explicitedly in your design. Note that for certain device families the output of a BUFG constraint can not drive a gated clock, and the BUFG constraint will be ignored.INFO:Cpld - Inferring BUFG constraint for signal 'OSCA' based upon the LOC constraint 'P44'. It is recommended that you declare this BUFG explicitedly in your design. Note that for certain device families the output of a BUFG constraint can not drive a gated clock, and the BUFG constraint will be ignored. [Warning]:Cpld:1239 - The global clock designation (BUFG) on signal 'OSCA_IBUF' is ignored. Most likely the signal is gated and therefore cannot be used as a global control signal. Схема внешнего генератора простая: Соответственно ноги в Floorplan IO Строка в Verilog описывающая эту функцию: assign OSCB = ~OSCA; Что это за BUFG constraint и где ее надо правильно описать? Я тут полный валенок, если можно, разжуйте поподробней. Спасибо.
  2. Исходя из вышесказанного я правильно понял что из PCB в SCH классы не передаются? Их надо ручками в SCH редакторе прописывать используя Menu Place-Directives. Т.е. нужные классы создаются два раза. Первый раз в схеме а второй в PCB. Хотя наверно из схемы в плату он передастся. А вот из платы в схему он никак не проскочит.
  3. Можно этот пункт еще подробней. Place/ directive. - это в SCH, а мне из PCB передать надо. Может я не правильно вопрос задал. Если из PCB можно передать Net Classes в SCH то как активировать эту передачу? Если нельзя, тогда и передавать нечего.
  4. Пытаюсь, не выходит. Наблюдаю 0 Violations, хотя точно знаю и вижу что как минимум 2 цепи до конца не разведены.
  5. 1. Класс Net я сделал в PCB. Что туда входит сидит в самом классе. Если на схеме только один лист то как SCH может сомневаться "А где и на каком листе ставить директиву, для каких копомнетов и ..." 2. Ну так я и хочу передать изменения из PCB в SCH. Что мешает передать размер платы и ее положение? Если SCH считает что я работаю с несколькими вариантами плат то какой смысл передавать room в PCB? 3. Вот и я "с большим удовольствием" хочу Net Classes поставить на схему а не знаю как. Можно все-таки поподробней расписать последовательность шагов? И еще раз, Может кто подскажет где найти кнопку которая показывает какие цепи остались неразведенными и соответственно их подсветить.
  6. Вот, приплыли. А разработчики AD знают про это? Похоже что даже и не догадываются. Если я передаю изменения из схемы то у меня тогда убивается мой класс MOSFET и добавляется новый room (все компоненты схемы целиком) причем за пределами границы PCB. Какая-то глупость получается. Система прекрасно знает положение и размеры платы в PCB но room ставит за пределы этой области. Ладно, ручками это можно подправить исправив координаты room в PCB. И в то-же время класс net нельзя добавить в схемный редактор. Но зачем тогда SCH пытается убить этот класс в PCB? Это как, соревнование двух групп разработчиков в AD, кто больше кому пакостей наставит? Не понимаю. Есть четкое сообщение Please review the Project options. Тут не сказано что "вы хотите передать непередаваемое". Тут сказано что что-то не включено/выключено/настроено в опциях проекта. Совсем запутался :unsure: Где-то уже проскакивало, не могу найти. Может кто подскажет где найти кнопку которая показывает какие цепи остались неразведенными и соответственно их подсветить.
  7. При нажатии Create Engeneering Change Order появляется: Differences detected but no ECO generated. Please review the Project options. И все, никаких дальнейших кнопок Verify и Run нет. И какие Project options надо пересмотреть? Вот окошко в лучшем разрешении. В колонке Update я выбрал изменить в схеме. Речь идет о добавлении netclass и удалении room. Это видно на первой колонке.
  8. Владимир, Вы же себе противоречите, Вы прекрасно знаете что "Top-of-the-Art" (это я про AD) не то что не умеет дорожки разводить, он и компоненты рассставлять так и не научился. И тут только ручками. Вариантов просто НЕТ :crying:
  9. Если посмотреть на картинку окошка выше (Дизайн (D) -> Update Schematics in *.PrjPcb) то я там не вижу куда нажимать "Проверить" затем "Выполнить". Так как мне передать изменения из PCB в SCH?
  10. Интересная ветка. Вставлю свои пять копеек. Лично мне AD НЕ НРАВИТСЯ. Хотя и учить что-то новое уже наверно не буду. Придется долбить то что есть. Есть такое понятие в программировании как GUI (Пользовательский графический интерфейс). На сегодня дэфакто это стандарт от Microsoft. Неважно какую программу от Microsoft вы откроете, вы очень быстро разберетесть в меню, в самом принципе работы и без посторонней помощи очень быстро начнете делать прогрессирующие шаги в освоении продукта. И многие компании следуют идеям этого интерфейса. Тот-же Autocad и Solidworks позволяют достаточно быстро освоится с меню и идеологией работы и начать что-то ваять. Ну а встроенные в дистрибутив уроки (не содержание уроков, а подход разработчика к обучению пользователя) позволяют легко начать делать первые шаги. Так вот мое мнение, AD во все перечисленное не вписывается. Ну нельзя его взять на УРА как тот-же Excel, Solidworks или тот-же Photoshop. И речь не в доступности/отсутствия библиотек или конвертации чего-то во что-то. Речь о подхоже AD к пользовательскому интерфейсу. Со многими пакетами имел дело (говорю о системах проектирования в целом), AD первый на котором застрял. Более мудреной идеологии работы еще не видел. Встроенную помощь можно не читать ввиду ее чрезмерной навороченности. Такое ощущение что она написана для пользователей которые "знали, но забыли". Не попадались мне еще люди которые ругались бы на трудности с освоением Proteus, Autocad, Solidworks и так далее, но встречалось очень много нареканий на освоение AD. В PCAD никогда не работал, ничего сказать про него не могу.
  11. Есть такое подозрение что в AD остались только программисты. Для корректной авторазводки и авторасстоновки нужна математика, а точнее математическая модель алгоритма. Вот когда она у AD появится тогда даже их студенты-программисты смогут это дело исправить. Похоже с математикой в Австралии напряженка. Кстати, на картинках вверху хорошо видно что длинна авторазведенного проводника больше чем разведенного вручную. Поэтому утверждение что автоматическая разводка идет по кратчайшему расстоянию не совсем верно.
  12. Тупо исправил. Убрал из правил всякое упоминание о Relief Connnect. Плюс, в свойствах полигона в Net Options, выбрал Pour Over All Same Net Objects. Вот только после этого полигоны стали рисоваться так как надо. Как мне передать изменения из PCB в SCH? Никакой кнопки для этого я не нашел.
  13. Немножко не в тему. А зачем вся эта информация из Digikey если у них комплектацию покупать нельзя. Самые высокие цены которые я только видел это в digikey. В тех краях как минимум два проверенных поставщика электронных компонентов с намного более привлекательными ценами. А вот как затащить в базу DXP/Preferences/Suppliers других поставщиков?
  14. Ничего лучшего чем AOYUE 968 SMD/SMT Hot Air 3 in1 Repair & Rework Station в доступности в моем регионе по более-менее приемлимой цене не нашел. Потому ее и заказал напрямую у единственного дистрибютора в северной америке. Там же в случае нужды можно будет и в ремонт ее сдать и запчасти для насоса вместе с нагревательными элементами купить.
  15. Компонент никуда не двигался. Это что-то сверхестественное. Вот два net NetQ7-3 и NetQ9-3. Компоненты и пады принадлежащие этим Net (в моем случае транзистор и резистор) сидят в двух классах. Классе Net и классе Pad. Для цепи Q9-3 все рисуется как надо (зазоры 20mil, сплошное соединение с падом) а для Net Q7-3 с точностью до наоборот, как будто настройки по умолчанию. И компилировал, и удалял/перерисовывал, и с классами игрался, ни в какую. Такое впечатление что цепь Q7-3 гдето намертво прописана с максимальным приоритетом. Вот содержание класса Net и класса PADs Q9-3, R40-1, Q13-3 и Q7-3, R39-1, Q11-3 сидят в одних классах, тем не менее результат разный. Это глюк? Вот правила по Polygon Style И все правила: Есть варианты по исправлению?
  16. Это я могу. Вот только потом как мне программу в CPLD затащить. Эта функция не будет активна.
  17. В PCB редакторе при попытке передать изменения в схему через Design/UpdateSchematics выскакивает ошибка Cannot compare a source document against its owner project. И из схемы передать в PCB тоже ничего нельзя. После компиляции соответствующая строчка в меню просто не появляется. Куда смотреть?
  18. Первое что приходит в голову это создать новый класс компонентов через Design/Classes. Скажем для элементов у который соединение без термал падов. Потом в правилах Design/Rules/Plane в соответствующих секциях создать новое правило и там написать, для этого класса компонентов соединение без термал падов. Соответственно для остальных элементов по умолчанию соединение должно быть с термал падами. Потом можно будет и приоритетов наставить при надобности.
  19. У меня там токи до 10А могут быть, а может и того более. Тут больше не проблеммы с пайкой, а с обеспечением минимально возможного сопротивления между элементами. 0,01 ома уже слишком много будет.
  20. Полигоны стали получаться. Но теперь выходит что-то непонятное. Слева на картинке, вокруг пада внизу отсутствует медь, но границы полигона этот участок накрывают. Это глюк или что-то в правилах? Куда смотреть?
  21. Как получается: Как надо: Мне нужен сплошной контакт полигона и пада. Это как, мне в правилах в Plane/PlaneConnect прописывать правило для net или класса net?
  22. Интернет магазины там не накопаешь. Разговаривать с производителем о покупке одной станции несерьезно.