Digi

Документацию по flash-programmer читал. Но столкнулся с проблеммой. У меня стоит flash s29lv008D она не имеет CFI таблицы. Как ее прошить средствами NIOS я так и не понял.

Есть плата с Cyclone (EP1C6) 16bit flash (AM29LV008) 16 bit RAM. Нужно во flash хранить программу , которая после загрузки ПЛИС будет исполняться. Как лучше все организовать? У меня пока 2 варианта: 1) во flash хранить программу в такомже формате что и при использовании EPSC, после reseta NIOS выполнит bootcopier и загрузит программу из flash в RAM. При этом часть RAM будет занята программой. 2) Программа, константы всегда хранятся во flash и оттуда и исполняются. Это мне больше нравится. Но как мне извлечь те данные, которые мне нужно прошить? Чем прошивать, есть ли готовые решения для моей flash ? Как вообще правильнее сделать?

Как в NIOS IDE разместить массив начиная с определенного адреса ? Нужно чтобы массив volatile int tbuf[1024]; располагался в секции .text начиная с адреса 0x80000. Где почитать - не нашел.

У меня есть немного нестандартная архитектура. Физически имеется общая tristate шина данных (8бит) и шина адреса (19 бит). На этой шине висят SRAM из которой исполняется программа, хранятся переменные и.т.д и еще подключено устройство. Разделяются устройства сигналами (WR RD) - для SRAM, и (WR RD) - для устройства. Как создать интерфейс в котором будут общие адрес/данные, но стробы чтения и записи разделятся по адресам. Причем интерфейс для SRAM должен видется NIOS как память, а интерфейс устройства - необязательно. Пока что сделал так: создал интерфейс памяти, размером в 2 раза больше (т.е 20 бит). Линия A19 используется для выбора устройства. Но компилятор считает что все это память и я немогу отследить, когда прога и массивы превышает физический размер ОЗУ. Как быть ?

Тему можно закрывать. Устройство переделываем. Развязываем RF цепи от цепей ПЛИС. На рабочем изделии установили дополнительные конденсаторы по питанию на 1000пф, это заметно помогло.

Так еще не пробовали. Пока что блок на испытаниях. После их завершения продолжу исследования.

Нет, ничего не замкнуто и в проекте тоже. Я пробовал заливать проект в котором все неиспользуемые выводы - в Z. А на нужных линиях управления находились нужные уровни. Логики никакой внутри не было запрограмровано. Компилятор - Quarus 9.0. Генерация происходит на тойже самой частоте.

Вот скорее всего гудит зарядовый насос. Потому что наводки лезут, тогда когда есть выходные ножки. А отстановить зарядовый насос как нибудь можно ? Да еще и питание плохо заблокировано. Будем переделывать печатку.

Посоветуйте какой разъем использовать для соединения 2х плат, находящихся на одном горизонтальном уровне (нужно 2 угловых разъема). Размеры, занимаемые на плате не более 15*55мм, число контактов - более 80. По контактам разъема будут передаваться LVDS сигналы на частоте 100-200 МГц. Смотрел на разъемы ф. Harting, har-bus (PCI), но не нашел угловой ответной части, только прямые. На что еще посмотреть ?

Поставили в плату приемника ПЛИС EPM7128AETI100, для управления и столкнулся с проблеммой, что в состоянии покоя, ПЛИСИна излучает сигнал 14 МГц. Причем частота сигнала изменяется при изменении температуры корпуса, или при поднесении пальца к корпусу. Пробовал залить проект, содержащий только жестко установленные уровни на некоторых выводах. Все остальные выводы пробовал делать как Output->GND, или Input. Результат - все равно гудит. С чистой ПЛИСиной все чисто и хорошо. Генераторов на плате нет. Почему наблюдается такой эффект и как побороть ?

Спасибо, что то это я как-то незаметил.

Разрабатываю схему. Задача такая: ВЧ сигнал поступает на один АЦП 16 бит 100МГц, нужно из ВЧ сигнала выделить 4 полосы шириной по 2 МГц с разных центральных частот (5, 10, 15, 20 МГц ). Сделать это нужно при помощи 1го АЦП и 1го DDC для всех полос. Вопрос: выходы АЦП нужно подключать ко входу каждого канала DDC или у него есть внутрикристальная возможность коммутации сигналов с одного входа на другие ? На какие грабли я могу наступить с разводкой сигналов от АЦП к DDC с такими-то частотами ?

Спасибо. Вроде разобрался. Все разместил. А Количество Warning хотел уменьшить.

SM, Назначения имеются такие LVDS, 2.5V, LVTTL 3.3V. Я правильно понял, что назначение LVDS в CycloneIII позволяет подключать LVDS порты без применения согласующих резисторов, при этом питание на банк должно быть 2,5В ? И на банке, используемом для LVDS, также могут быть не дифф.сигналы с 2,5 вольтовым уровнем ? Как избежать вот такой Warning Warning: Pin "<name>" has a differential I/O standard but does not have its complement pin. Hence, fitter automatically created the complement pin "<name>" ? Написано, что действия не требуется, но если делать все правильно, то как применить дифф. буфер, и кание назначения выводов должны быть в этом случае ?

Делаю проект. На ПЛИС EP3C40 должна заходить шина данных и 4 Link порта от TigerShark201. Шина 2,5Вольт. Link порты LVDS. И есть еще некоторые устройства, которые требуют 3,3В. Как грамотно разместить сигналы. Есть ли смысл групировать Link порты в одном банке ? Допускается ли подавать на один из банков питание IO 3,3В на остальные 2,5В ? Настораживает Warning: IO Standart ignored. И Quartus автоматом размещает выводы 2,5В и 3,3В в одном банке. Почему?

Планирую сделать 2 устройства, обмен данными планируется сделать диференциальными сигналами 8 +1 пара. Частота объмена 100МГц. В устройствах стоят Altera Cyclone I и Cyclone III. Есть ли смысл в этом случае ставить по выходу П цепочку из резисторов и резистор по входу на приемной стороне ? Или можно напрямую соединить входы и выходы. PS: Я предполагаю, что всетаки это нужно для согласования входного и выходного сопротивления.

Вот это наверное более разумно. Подумаю в этом направлении. Выход точно поддерживать не требуется.

Нужно сделать дешевый синтезатор с выходными частотами 2МГц до 4(2)ГГц. Шаг перестройки 1 МГЦ. Уровень шума при отстройке на 20кГц не более -60Дб. Выходной уровень -6 до +6 ДБм. Можно прямоугольный. Пока что у меня идея такая, взять один ГУН и делить его выход цифровым делителем, выходы делителя коммутировать на выход синтеза. Какой дешевый и достовабельный ГУН посоветуете ? Или может есть другие, более разумные идеи ?

Периодически, на разных компах слетают русские буквы в P-CADе (и в других программах тоже, например Word), написанные шрифтом Gost B. Вместо русских букв отображаются прямоугольники. Помогает либо перестановка системы, либо откат до точки восстановления. Есть подозрение, что что-то меняется в реестре. Кто нибудь с этим разбирался ? Как это исправить ?

Спасибо. Попробую с HyperLinx разобраться.

Мне нужно было именно маленькое по размеру. Думаю что придется использовать стандартные видео трансмитеры

Подскажите, есть ли готовые недорогие чипы для формирования цифрового потока видеоданных DVB-T. Задача такая: есть видеосигнал, его нужно передать по эфиру в стандарте цифрового телевидения DVB-T. Можно ли дешево реализовать ?

Имеются 5 ячеек. Они все обмениваются с платой-мастером. Находится это все на кросс-плате 2 ячейки слева и 3 справа. Мастер по середине. Расстояние от первой до последней платы 50 см, на этом расстоянии платы размещены равномерно. Для объмена исполъзуются 3 недифф. линии, такты синхронные с данными 10 МГц, RXD, TXD. Все сигналы заведены на ПЛИС через резисторы 33 Ом. Как правильно развести эти сигналы, чтобы объмен проходил без сбоев на частоте 10 МГц ? Нужно ли в конце цепи ставить резисторы (терминаторы) ? Ячейки изменить нет возможности. А кросс-плата еще не разведена, планируется 4 слоя.

Имею Quartus 7.2, плату с пяматью, клавой, LCD и EP1C6 (Cyclone). В Quartus нашел SOPC builder и там увидел NIOS. Но как этим пользоваться я не разобрался. Возможно что нужно еще что-то устанавливать. Так вот что мне нужно для того чтобы скомпилить ядро и что нибудь на нем попробовать сделать ? И где это бесплатно взять ?

Возникла необходимость в двухтональном генераторе. Необходимо измерять 2хсигнальный динамический диапазон приемника. Т.е. 2 сигнала, разнос между ними 300Гц - 5КГц. Отношение уровней 100-120дБ. Частоты 1-1000МГц. Существуют ли такие и как называются ? В каком направлении копать ?