Jump to content

    

dee2mon

Участник
  • Content Count

    35
  • Joined

  • Last visited

Community Reputation

0 Обычный

About dee2mon

  • Rank
    Участник
  • Birthday 07/23/1984

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

1225 profile views
  1. Возник вопрос по работе с топологиями в Genesys, а именно, как сделать так, чтобы в иерархической схеме из топологии посхем попадали в топологию верхней схемы (со всеми подключенными компонентами в подсхемах, естественно). И вообще, можно ли так сделать? Пока пробовал через Subcircuit и Circuit link подключать подсхемы, на топологическом представлении верхней схемы им предлагает автоматически сгенерированный футпринт по числу выводов, а не топологическое представление подсхемы. В примерах как я хочу сделать не нашел.
  2. Вы не забывайте, что eval-ы бывают на серии близких микросхем, и что из обвязки нужно в одной, не факт что нужно в другой. И в том числе, поэтому встречается то DNI, то 0.
  3. Вот кстати к графикам сразу вопрос. Почему они отличаются в даташите (fig 7) от приведенных s-параметров? В даташите в подписи к картинке написано, что "Shunt to GND Limiter Only", т.е. по идее без блокировочных емкостей и шунтирующей индуктивности. В s-параметрах вообще никаких поясняющих пометок нет, но выглядят они так, будто это полная версия однозвенного ограничителя (но с неизвестными номиналами емкостей и индуктивности, а также влиянием полосков, они ж до 26,5ГГц). Как все-таки тогда этим всем правильно пользоваться?
  4. ПО Altium-овски в УГО лучше все ноги (и термопад тоже), обозвать их NC (или еще как), и тогда можно на схеме их соединить либо к земле, либо оставить как No Connect.
  5. Ну вообще можно в Manufacturer Part Search поискать, там находятся всякое разное. Оно конечно не по ЕКСД, но это же не самое важное, да?
  6. Последняя версия очень любит падать при создании диаграмм Смита и ломать проект.
  7. Не на всех, на по крайней мере рисунках 24, 25, 31 вывод под 45град сразу без оттяжки. Скорее всего никакого отдельного смысла эта оттяжка не несет, а делается упор на показанный прием. А остальное рисовалось как получилось, может изначально использовалась настройка разводки с запретом на выход в 45град из пада. И это не та статья, про которую я смутно помню (хотя картинки один в один), надо будет поискать и понять, кто первоисточник.
  8. Это очень знакомые картинки, похожие на достаточно крупную учебную статью про цифровую разводку (по стилю картинки узнал, но только её саму что-то не могу по быстрому найти). В той статье было куча отдельных пунктов, и для каждого была поясняющая картинка. И конкретно такая картинка просто говорила о том, что не нужно создавать на пустом месте разбег длин в дифпаре при выводе от падов, лучше стараться все сразу делать по максимуму симметричным. А то, что вывод дифпары излишне оттянут от пада - ну в контексте этого пункта речь об этом не шла. Там вроде где-то еще был другой пункт, про то, что участки отходящие от правил ширин и зазоров должны быть как можно меньше. Так что кто-то похоже просто скопировал картинки из учебника не до конца их переделав
  9. Я пока тоже не до конца разобрался с FDTD в EMPro. Но есть несколько предположений: 1. FDTD-сетка нормально построилась? Есть точки на всех углах, на плоскостях и пр? 2. Норм ли выглядит сетка на портах? 3. По времени результат вообще сошелся? Поиграись ли с waveform-ом? Для сильно резонансных вещей (многозвенных планарных фильтров) у меня так и не удалось подобрать все так, чтобы сигнал сошелся за разумное время.
  10. С гостовским шрифтом была еще одна проблема, по крайней мере со взятым на easyelectronix. Создавал многострочные текстовые пояснения в схеме шрифтом гост b. При переносе проекта на другой комп, даже с установленным этим же шрифтом ad начинал смертельно тормозить. Также и на родном компе через какое-то время тоже стало тупить. Наблюдалось на версиях ad17 и ad19. Пришлось уйти в ариал.
  11. Пара книг Вам в помощь 1. David Pozar Microwave Engineering, классический труд, для линейного анализа самое то + есть задачи. 2. Guillermo Gonzales Transistor Amplifiers Analysis and Design, это вообще задачник, плюс к нему даже находил решебник. Обе эти книги используют одинаковый понятийный аппарат, определения и обозначения в формулах, плюс многие САПРы ссылаются на эти книги как источники формул и теории.
  12. Цвета на сборочник можно назначить через документ Draftsman. 1. Вынести на него Board Assembly. 2. Рядом для информации вывести таблицу Bill of Materials. Также через вкладку Columns включить отображения нужных столбики, чтоб видеть, по чему что группируется. 3. В настройках Board Assembly View по кнопке Components сделать отображение по BOM Items (таблица сгруппируется так же как и выведенный BOM) и далее для каждой строчки шлепать по в столбце Color и выбирать цвет. Там же можно отключить отображение тех компонентов, которые не нужны на текущем этапе сборки. 4. Если видимость компонентов не очень, выберите им (всем сразу или по одному) источник графики на получше (проекция 3D, assembly drawing или еще там чего), и для всего Board Assembly View установите толщину линий компонентов потолще (Component Line) Полного интерактива, как в том дополнении не будет, но хоть что-то.
  13. Два вопроса по работе в AD20: 1. Очень странное смещение отображения сетки в редакторе УГО, никак не найду как это исправить. Например, стоит сетка 1мм, 2.5 или 5мм. При этом отображение грубой сетки смещено относительно центра по x и y на (+1мм, +1мм). При этом хождение по сетке, привязки и отображение координат с строке статуса работает нормально. Это сбивает и в AD19 такого нет. 2. При работе в схеме в новом чистом проекте любая попытка создания новых цепей тормозит все насмерть. При этом в существующем проекте таких чудес нет. Полагаю, это связано с заявленным новым режимом постоянной инкрементальной компиляции схем. Не нашел, есть ли возможность отключить этот режим и вернуться к старой компиляции только по запросу?
  14. А потом при любом обновлении топологии из схемы следить, чтобы ECO не поудалял классы и компоненты из классов.. Тут все таки поспорю, лучше иметь синхронизированными по максимуму схематик и топологию. В этом русле наконец, AD20 научился определять классы дифпар в схематике, а не только в топологии.