Jump to content

    

dee2mon

Участник
  • Content Count

    103
  • Joined

  • Last visited

Community Reputation

0 Обычный

About dee2mon

  • Rank
    Частый гость
  • Birthday 07/23/1984

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

1813 profile views
  1. Она где-то с того времени было в составе CST в виде плагина 2D Filter Design. Прямая интеграция с CST и пр. Но, зараза, не входило в базовую поставку и версию для вузов, нужно было докупать отдельно. В прошлом году вроде как это подразделение ушло(?) в ANSYS, и теперь они делают видюшки про Automatic Filter Design Software. Но в CST этот плагин до сих пор есть.
  2. Как я знаю ADS, если ставить через Choose View for Simulation - Layout, то он не запускает EM-анализ. А просто закорачивает или разрывает соединенные (или не соединенные) пины из внутренней топологии. Эксперимент. Есть абсолютно дурная топология, где P1 и P2 на одном участке (закорочены по постоянке). P3 на оторваном. Результаты EM-анализа (Mom, на RO4350 толщиной 0,422мм). Если поставить Choose View for Simulation - Layout - то S21 = 0 dB, S31 = -Inf dB. Короч, похоже это имеет смысл только если делается большая схема, для нее делается нормальная большая топология. Между компонентами есть их соединяющие дорожки, но предполагается что влияние этих дорожек незначительно. И чтобы впустую не считать - они убираются из расчета. Как-то так. Может еще что есть, ADS большой и никто не знает его глубины.
  3. Вообще, нет. Обычно в предосмотре переходные отображаются. При схеме топологических слоев по умолчанию ads_standatd_layers в двуслойке отверстия рисуются в слое hole (5). И нужно еще, чтобы этот слой чтобы в определении подложки был назначен как слой отверстий (ПКМ - Map Conductor Via по диэлектрику). И сразу, может быть еще одна ошибка. По умолчанию подложка на основании шаблона 25milAlumina определяется как микрополосковая, т.е. двуслойная, cond - верхний слой, нижний слой бесконечная земля и то что нарисовано в cond2 - игнорируется. Нужно прямо указать, что графика на слое cond2 - это нижний слой.
  4. Добрый день. Пытаюсь собрать актуальный список инструментов по созданию и добыче посадочных мест ЭКБ. Отдельных мастеров (не считая встроенных в САПР) я знаю два: - PCB Libraries Expert. Но он сначала подсадил всех на себя, а прошлым летом ввел расширенную подписку практически на все. - LP Wizard. Но он давно не обновлялся. Есть здесь что-то еще? Можно ли какой мастер поставить отдельно от САПР? Открытые базы (которые не просто хранилище на гитхабе, а актуальные и обновляемые): - SnapEDA - OctoPart - ComponentSearchEngine - UltraLibrarian Есть тут еще кто полезный?
  5. Ну, вообще-то имя цепи (отличное от автоматически сгенерированного вида NecC13_2) можно задать: - через метку цепи Net Label - через имя подключенного порта Port - через имя подключенной глобальной цепи Power Port - через OffSheet Connector Еще можно потом уже в топологии поменять имя цепи на желаемое. Но это такой себе выстрел себе в ногу, это изменение обратно в схематик не переносится. И схема с топологией будут различаться без острой на это необходимости. Может еще как есть, AD большой. Но вот только так, как хочет @Rodavion - нельзя.
  6. При печати через промежуточный SmartPDF нужно указать, чтобы выводилась физическая структура (а не логическая). Тогда в pdf-нике будет полная нумерация компонентов и именование цепей в соответствии с печатной платой.
  7. А какие из них подходят для число ВЧ-многослоек или гибридных попарных стеков типа ВЧ-диэел/препрег/FR-4? По документации как-то слабо описано и примеров типовых стеков что-то я не нашел. Можно ли в них делать без проблем переходные отверстия или они как керамика?
  8. Стоп-стоп, не спешите порочь горячку. Altium для ситуаций с конфликтом имен цепей вывешивает варнинг, в котором рассказывает, что и с какими именами было соединено и какое в итоге стало финальное имя цепи (это зависит от настроек иерархии в проекте). И все, это не ошибка. Просто теперь нужно ориентироваться на указанное имя в общем нетлисте.
  9. Вот оно, даже в туториалы попало. Во второй половине, после 20 минуты.
  10. Но, ее нужно руками натянуть. Это некоторая ручная работа, особенно если форма платы не прямоугольная. Кроме того, AD до недавнего времени экспортировал из 3D в картинку топологии только с разрешением 150 dpi (или 300, не помню точно). Этого для хоть сколько-нибудь большой платы недостаточно, плохая и мыльная получается текстура. Вроде как есть плагин MCAD-Codesigner, который делает это автоматически. Но у нас только старая версия SW, с ним не получилось подружить последние AD.
  11. Неа. Немного поэкспериментировал и понял, что проблема в том, что вызов Ctrl+H не блокирует запуск последующих команд. И если подержать Ctrl+H, то ее команда (Select Connected Copper) успеет запуститься много раз. Вот и все. Проверено на пустом проекте. Версия AD21.1.9
  12. Есть такое, если не отпуская Ctrl+H кликнуть на что-то, то появляется миллион надписей под Head-Up Display-е и выйти из этого режима получается, только много-много раз нажав Escape. Ощущение, что команды складываются в что-то типа большого стека.
  13. Собственно я склоняюсь к первому подходу, он более прям и нет ручной работы при заполнении тесктовой документации. Остается только вопрос, что вхождения SheetSymbol все же должны же быть упомянуты в перечне элементов (?) и что для группировки экб в пределах каналов пока нет умеющего это (при плоской нумерации позиционных обощначений) перечня. Второй вариант понятен, но он требует дополнительной ручной работы при оформлении КД, а то, чего я изотвсех сил пытаюсь избежать. @popms вы вроде из главкома, при разработке BoardAssist+а должны были раскурить нормативку. Можете прокомментировать мои размышления?
  14. Вот этот момент не понятен. Вернее не так, я могу понять, как так возникает и что это может оказаться удобно для разработчика схемы. И то, что не все со схемы может попасть в сборочники или даже в топлогию. И что наоборот, в топлогии и сборочнике могут быть дополнительные к схеме компонеты. Но я всегда считал, что все что есть и там и там, должно иметь одинаковые наименования и позиционные обозначения во всех документах хотя бы уровня ячейки или печатного узла. Иначе условно для наладчика или ремонтника (да и при первоночальном монтаже вобщем-то тоже) это дополнительные проблемы. Например, лежит перед ремонтником плата, на ней отгорела микросхема, по шелкографии видно ее позиционное обозначение. Он лезет в схему, чтобы понять что это и что делает, а там позиционное обозначение другое. И как с таким работать? Для понимания контекста, мы раньше делали только плоские проекты или иерархические без каналов, т.е. функциональных групп как таковых не возникало. Но сейчас надо запилить пп с 16 довольно сложными каналами и встал вопрос про корректное оформление кд.
  15. Всем привет. Пытаюсь освоить до конца магию работы с многоканальными иерархическими объектами совместно с оформлением всего этого по ЕСКД. Возник вопрос, как более корректно работать с функциональной группой и перечнем элементов. Под функциональной группой понимаю подсхему на отдельном листе, тем более вроде как в AD это единственный способ. Но как в этом случае должен выглядеть перечень элементов? - Если функциональные группы вносить в перечень, то внутри функциональных групп позиционные обозначения логические, т.е. как будто одно вхождение функциональной группы. Так вроде правильнее по ЕСКД, так делает BoardAssistant. Но мне очень сильно не нравится, что тогда нумерация позиционных обозначений не такая как на печатной плате. - Функциональные группы не вносить в перечень элементов. Но как тогда с утверждением, что все что есть в схеме электрической принципиальной - должно быть в перечне? Да и читаемость этих документов снижается (именно как бумажных, а не электронных оригиналов, естественно). Также еще бы хотелось пробрасывать на обозначение подхсемы (SheetSymbol) параметры документа-исходника, чтобы , автоматически делать к подсхеме на схеме верхнего уровня подписи вида "АБВГ.123456.001 Э3 лист 5", например. У SheetSymbol есть вкладка Parameters, куда можно добавлять свои параметры и два предопределенных - Sheet Name и SheetFile Name. Но как сделать как я хочу - не получилось.