Jump to content

    

Vladimir True

Участник
  • Content Count

    69
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Vladimir True

  • Rank
    Участник
  1. Ворос для использующих PEF2256 и PEF22554

    Цитата(DmitryM @ Feb 4 2013, 22:34) А смысл? У Вас голые данные без фреймирования? Смысл в том, чтобы зафиксировать задержку прохождения данных через входной буфер. Вот как это сделать?? Цитата(VTrue @ Feb 6 2013, 14:54) Смысл в том, чтобы зафиксировать задержку прохождения данных через входной буфер. Вот как это сделать?? Данные с фреймированием, то есть есть фреймовая синхронизация
  2. Добрый день. Может кто-нибудь подскажет, как зацентрить буфер приемника, есть необходимость в использовании буфера фиксированной длинны. Есть такой битик в регистре SIC2, вот цетата из описания к FALC: Center Receive Elastic Buffer Only applicable if the time slot assigner is disabled (PC(3:1).RPC(3:0) = 0001B), no external or internal synchronous pulse receive is generated. A transition from low to high forces a receive slip and the read- pointer of the receive elastic buffer is centered. The delay through the buffer is set to one half of the current buffer size. It should be hold high for at least two 2.048 MHz periods before it is cleared. Может кто подскажет, где и как его нужно выставлять, и как получить нужный результат (задержку в половину длины входного буфера)??
  3. Цитата(DmitryM @ Nov 22 2012, 21:27) Отключить буферы вообще, иначе как Вы себе это представляете. Буферы как раз и нужны чтобы избежать необходимости фреймовой синхронизации. Хочется использовать единую мультиплексную 8 мб шину, для всех 4-х каналов. А еще есть необходимость использовать для выхода RCLK одного из каналов источник сигнала от другого канала. А в случае отключения буферов RCLK может использовать синхронизацию только из входного потока собственного канала. Фреймовая синхранизация тоже необходима для выделения нулевого таймслота. Есть ли возможность выравнивания задержки при использовании буферезации??
  4. Есть проблема с ассиметрией по задержке при применении буферов приема и передачи на PEF22554. Размер буферов 2 frames для приема и передачи, делаю заворот на стороне highspeed way шины (выводы RDO/XDI + синхронизация), получаю одну задержку. Отрубаю приемный кабель от аналогового интерфейса, затем снова присоединяю, получаю другую (не равную задержку). Как уровнять задержку?? Что нужно сделать с буферизацией чтобы уровнять задержку?? Может есть способ их выровнять??
  5. Переход с QuadFALC v2.1 на QuadFALC v3.1

    Цитата(zz2000 @ Oct 21 2012, 00:13) 1) У 2.1 и 3.1 по разному настраиваются компенсаторы в аналоговом фронтенде (разные константы) если речь идет об HDB3 с трансформатором. 2) Насчет инициализации Вы погорячились. Тут надо бы смотреть как он у Вас включен. Там вариантов - тьма.... Чисто к сведению: драйвер под 56-й фалк (это одноканальная версия) тянет на пару тысяч строк кода вернее там не один а сразу 4 устройства получается: фреймер с фронтендом и 3 HDLC контроллера(3.1), причем один из них CAS ))). Так что вопрос про рабочий код инициализации слегка некорректен. 3) Единственный случай когда у меня не работали фалки был связан с кривизной синхронизатора в старом 5-и вольтовом одноканальнике 2254 он кажись назывался там DPLL который частоту из HDB3 выделяет имел слишком узкую полосу захвата, но ни к 56-му ни к 22554 это не относится. А не подскажите, где посмотреть, как настраиваются компенсаторы в аналоговом фронтенде, как расчитываюстя коэффициенты??
  6. Добрый день Есть проблемка, касательно использования фреймера PEF22554. Фреймер железно работает с кодировкой NRZ (восстановление синхронизации осуществляется внешней схемой). Но отказывается работать с кодировками HBD3 и CMI. Переодически сыплются ошибки. Шлю на вход последовательность из 2-х фреймов, получаю полный бред. Слетает синхронизация. Портится вся посылка, даже нулевые тайм слоты портятся. Иногда получается принять правильные данные. Думаю проблема в инициализации. Может у кого-нибудь остался работающий код инициализации?? Буду примного благодарен Владимир (nordice@mail.ru)
  7. Переход с QuadFALC v2.1 на QuadFALC v3.1

    Добрый день Есть проблемка, касательно использования фреймера PEF22554. Фреймер железно работает с кодировкой NRZ (восстановление синхронизации осуществляется внешней схемой). Но отказывается работать с кодировками HBD3 и CMI. Переодически сыплются ошибки. Шлю на вход последовательность из 2-х фреймов, получаю полный бред. Портится вся посылка, даже нулевые тайм слоты портятся. Иногда получается принять правильные данные. Думаю проблема в инициализации. Может у кого-нибудь остался работающий код инициализации?? Буду примного благодарен Владимир (nordice@mail.ru)
  8. falc56

    Добрый день Есть проблемка, касательно использования фреймера PEF22554. Фреймер железно работает с кодировкой NRZ (восстановление синхронизации осуществляется внешней схемой). Но отказывается работать с кодировками HBD3 и CMI. Переодически сыплются ошибки. Шлю на вход последовательность из 2-х фреймов, получаю полный бред. Портится вся посылка, даже нулевые тайм слоты портятся. Иногда получается принять правильные данные. Думаю проблема в инициализации. Может у кого-нибудь остался работающий код инициализации?? Буду примного благодарен Владимир (nordice@mail.ru)
  9. Цитата(vadimp61 @ Apr 18 2011, 16:46) 1024 данных+1024 кбит на избыточное кодирование с исправлением ошибок. А какую кодировку лучше использовать?? И какой декодер?
  10. Добрый день, кто-нибудь может поделиться информацией о построении многопроцессорной системы на базе 2-х CPU BLACKFIN. Через какой интерфейс соединяються процессоры в многопроцессорной системе?? И как настроить проект в VISUAL DSP++?? Заранее спасибо
  11. Цитата(НИИ Квант @ Apr 11 2011, 12:35) блоковый каскадный код (RS/RS, RS/BCH, BCH/BCH, LDPC/BCH ) через глубокий перемежитель А нет ли у вас примеров реализации кодирования и декодирования каскадных кодов??
  12. Цитата(vadimp61 @ Apr 13 2011, 22:46) Что собрано под Е1? Линейный драйвер, а остальное матрица или готовый фреймер, который формирует структуру Е1? Программное кодирование данных всегда подразумевает введение избыточности в передаваемую информацию, а это приведёт к повышению скорости передачи, которая должна стать больше чем 2048 кбит. К сожалению ни линейные драйвера, ни фреймеры не могут работать со скоростью не равной 2048кбит. Или понижению скорости до 1 мб/с. Для меня это приемлемо
  13. Цитата(Мусатов Константин @ Apr 12 2011, 11:49) На самом деле, еще один вопрос. Какой характер потока данных? Это ограниченные пакеты данных с большими дырами между или непрерывный поток в, например, 1МБит/с Предложение от ННИ Квант больше подходит под второй вариант. Как раз в моем случае - это непрерывный поток цифровых данных)) Только вот у меня проблема, так как раньше не приходилось решать подобные задачи, тоесть связанные с кодированием((( Вот поэтому пока глаза разбегаются, и не знаю с чего начать Цитата(Oldring @ Apr 12 2011, 14:12) Не дешевле ли кинуть оптоволокно? Только если там длительность помехи может быть пара миллисекунд, то блок должен быть размазан на несколько десятков миллисекунд минимум. С соответствующей задержкой. Волокно - это конечно же хорошо, но ведь помехи могут возникнуть на стыке волокно - электрические цепи. Думаю и в этом случае без кодирования не обойтись((
  14. Цитата(Мусатов Константин @ Apr 9 2011, 01:50) Импульсы от разрядов в силовых реле могут достигать примерно 1 мс, это до 2000 битов в канале. Если задержка на такое время допустима, то можно думать о кодировании, а если нет, то надо думать об снижении помех в канале. Да, задержка на 1 мс приемлема, так что будем работать над кодированием А есть ли у вас пример реализации кодера и декодера Рида - Соломона на blackfin
  15. Характер ошибок вызванных высоковольтными импульсными выбросами, при переключении реле например))