Jump to content

    

goodsoul

Участник
  • Content Count

    143
  • Joined

  • Last visited

Posts posted by goodsoul


  1. Quartus Prime Pro 21.3 доступен для скачивания. 
    Release Notes: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/rn/rn-qts-pro-dev-support.pdf

    • Improvements for Intel® Agilex™ FPGA power, performance, runtime, memory, and logic utilization†
    The first release of the Nios V/m microcontroller (the next generation of softcore processors based on the open-source RISC V architecture)
    • New, faster compilation options for use during the early stages of development
    • Signal preservation for use in RTL development and Platform Designer system development
    • Incremental Signal Tap compilation, providing faster iterations during the debug cycle
    • Simulator Aware Signal Tap (Beta) expanding the scope of visibility of the Signal Tap Logic Analyzer tool
    • New and improved Design Assistant design rules for synthesis, clock domain crossing (CDC), reset domain crossing (RDC)
    • Siemens EDA Questa*-Intel FPGA and Starter Edition simulators for faster 64-bit simulation
    • And Many More

    https://blogs.intel.com/psg/intel-quartus-prime-software-verson-21-3-available-now-agilex-power-and-performance-nios-v-simulator-aware-signal-tap-and-more/

    NIOS V требует $0 лицензию - ее можно сгенерировать в Self-Service Licensing Center; пока что доступен только для Q.pro
    NIOS II никуда не исчезает и доступен для использования.

  2. 52 minutes ago, nbjkm said:

    Доброго здоровья! 

    В MATLAB имеется блок "RS Encoder/Decoder HDL Optimized". Я синтезирую его HDL-код, получается неплохо + еще довольно читабельно. И казалось бы можно праздновать, но нет. В синтезированном коде есть много объявлений памяти и её инициализации в виде 

    
      wire [7:0] gfomegapowertable_43 [0:255];  // ufix8 [256]
    
      assign gfomegapowertable_43[0] = 8'b00000000;
      assign gfomegapowertable_43[1] = 8'b10000000;
      assign gfomegapowertable_43[2] = 8'b00011101;
      assign gfomegapowertable_43[3] = 8'b10011101;
      assign gfomegapowertable_43[4] = 8'b00111010;
        
      ....
        
      assign gfomegapowertable_43[255] = 8'b01100010;
        
      assign omega8powertable = gfomegapowertable_43[omega8powerreg];

     

    Подсовываю код в квартус и получаю закономерный результат - он вообще не определяет данный код как память и клепает всё на логике. В результате чего получаю скорость ~70 МГц, что неприемлемо. Данный способ объявления памяти я встречаю впервые, поскольку альтера рекомендует описывать память только через регистры. 

    Сталкивался ли кто-нибудь с подобными вещами? Самостоятельно переписывать весь код больно уж ресурсозатратно. Да и к тому же матлаб везде нахваливают за его удобство и чуть ли не пару кнопок нажал и всё - код сгенерирован и можно работать. 

    Использование директив ramstyle не дало никакого эффекта

    Давненько я в RTL не залезал, но судя по коду - это вообще не память. Это чистая комбинационка, поэтому ramstyle здесь бессилен.

    >>Да и к тому же матлаб везде нахваливают за его удобство и чуть ли не пару кнопок нажал и всё - код сгенерирован и можно работать. 
    К сожалению результат нагенеренного кода не всегда оптимален для ПЛИС, особенно для конкретного сеймейства, где могут быть дополнительные заморочки связанные с конвейрезицией, ресетами и пр. Поэтому старайтесь использовать родные вендорские IP ядра или DSP builder, который знает все тонкости целевого семейства ПЛИС.

  3. 19 minutes ago, Barbarossa said:

    На днях обнаружил, что Intel выложил версию Q19.1 под windows. Поставил и обнаружил, что пользоваться невозможно:

    1. В Platform Designer Не генерируется модуль qsys, содержащий контроллер памяти ddr3. Другие не пробовал.

    2. Не запускается NIOS EDS.

    Пробовал под win 7 и win 10. Результаты идентичны. ПЛИС - Cyclone V GT.

    Как-то с трудом верится, что выложен совершенно неработоспособный софт. Но и не понимаю - что я мог сделать не так? Устанавливал на 2 разных компьютера. Может, есть какой-то нюанс, который я упустил???

    Если зайти на страницу для скачки Quartus Prime 19.1 std, то можно увидеть следующий текст:
    checkmark_allert.png To use the Quartus Prime Standard Edition Design Software, Version 19.1 on Windows, you must download and install the patch available in this KDB Solution.

    https://www.intel.com/content/altera-www/global/en_us/index/support/support-resources/knowledge-base/tools/2020/fatal--cannot-generate-ip-in-a-windows-evironment-.html
    Патч ставили?

    Что касается NIOS II, то начиная с 19.1 Eclipse IDE нужно ставить отдельно. Что значит "не запускается"?

     

  4. 17 hours ago, Kostochkin said:

    А как в quartus сгенерировать голый трансивер в режиме 10G base-r? Для stratix10.

    Я имею в виду  трансивер 10G base-r только PMA уровень, без уровня PCS.

    Я делаю так : ip catalog -> transciever phy -> l-lite/h-lite transceiver phy intel srtatix10 fpga ip. Здесь можно выбрать настройки, но в сгенерированном ядре присутствует уровень PCS, а мне надо сгенерировать без него, только PMA.

    Если был бы открытый код еще ладно, но pcs полностью закрыт.

    Подскажите, благодарю.

     

     

    См. режим PCS Direct. В этом режиме встроенные хард PCS блоки не используются.
    "Enforces rules required by the PCS Direct mode. In this configuration the data flows through the PCS channel, but all the internal PCS blocks are bypassed. If required, the PCS functionality can be implemented in the FPGA fabric."

    https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/stratix-10/ug_stratix10_l_htile_xcvr_phy.pdf - страница 38, таблица 12 "Transceiver Configuration Rule Parameters"

  5. В концепцию FPGAaaS я не верю по следующим причинам:
    1) Те, кто использует FPGA для типичных FPGA'шных задач хотят иметь локальное железо. И это будет не ускоритель типа PAC/Alveo, а скорее всего девкит или конструктор с FMC. Нужен доступ к жеелзу для испытаний, дебага и пр.
    Девкиты в датацентр ставить никто не будет. Они просто не сделаны для этого

    2) FPGA в облаке в качестве ускорителя - утопия на данный момент. Я не могу понять зачем FPGA-ускоритель обычному юзеру. Спроса на FPGA со стороны SW девелоперов я пока не наблюдаю. Это очень нишевая платформа на данный момент. x86 и даже GPU - куда более general purpose платформы по сравнению с FPGA.

    Согласно информации, которая есть у меня, все FPGAaaS деплойменты не приносят прибыли и являются скорее имиджевым проектом: мол, смотрите, наши FPGA в облаке. Спрос на это ничтожно мал.

    Но я верю в FPGA в облачной инфраструктуре, например как часть SmatNIC для оффлоада инфраструктурных нагрузок (storage, Open Virtual Switch и т.п.). Но это совсем другая история.

  6. Только для вывоза ПЛИС Stratix 10 нужна экспортная лицензия.

     

    Нужно помнить, что экспортная классификация чипов и готовых устройств (плат) на их основе отличается.

    По крайней мере отладочные платы на S10 в РФ нормально попадают.

     

    100G бывает разный. CFP/CFP2/CFP4/QSFP28... с FEC и без него. Перед тем как браться за железку следует понять что вообще делать будете.

    В современных FPGA от Intel/Xilinx многое уже доступно в виде hard IP. Не только трансиверная часть, но и мак с феком.

    Плат довольно много. Вот свежая на S10: https://www.terasic.com.tw/cgi-bin/page/arc...44&PartNo=1

     

  7. Выскажу капитанскую мысль, но тем не менее:

    чем меньше техпроцесс, тем больше статика. Но меньше динамика.

    Поэтому правильная стратегия при переходе на топовые семейства это уменьшать ресурсы (т.е. размер ПЛИС) и поднимать частоту.

     

    Например, уменьшить кол-во ресурсов в два раза и поднять частоту в два раза. Пропускная способность останется той же, но потреблять будет меньше.

  8. Я с DSP builder'ом плотно не работал, т.к. ЦОС не моя тема. Однако знающий человек высказал следующую мысль:

    - Очевидно, DSP builder, как и любой другой HLD инструмент призван повысить продуктивность работы. Обратная сторона медали - конечный результат может занимать больше ресурсов. Для больших плис с сотнями тысяч LE это не особо критично.

    - Используя дсп билдер можно быстрее вносить изменения в проект и пробовать разные подходы и ограничения (играть с разными структурами фильтров, распараллеивать, конвейеризировать и т.п.). Можно задать целевую частоту, и тулза сама выберет подходящую структуру и глубину конвейера.

    - На выходе билдера вы получите проект с учетом архитектурных особенностей целевого кристалла. Включая поддержку hard floating point блоков (a10/s10) и архитектуры hyper-flex в high-end семействах (s10, falcon mesa). К примеру, если у вас есть RTL код, написанный для A10, то не факт что он хорошо ляжет на S10, т.к. архитектура разная. В случае дсп билдера нужно лишь перегенерить систему под другое семейство.

  9. Сейчас нет, а в будущем ожидаю что и простые ПЛИС попадут под блокаду. Я бы именно так и пытался поступить, если бы хотел навредить.

     

     

    Интересуют конкретно эти модели pin2pin?

     

     

    >>Интересуют конкретно эти модели pin2pin?

    Это был скорее вопрос общего плана. У нас FPGA как правило используются в спец.оборудовнии. Соответственно, будет очень обидно узнать, что фабрика в Китае просто свернула производство.

  10. чисто китайские ПЛИС и средства разработки к ним

    - без экспортных ограничений и прочих санкций.

    в процессе поиска обнаружилось такое вот чудо:

     

    GW2AR-LV18LQ144 http://www.gowinsemi.com/product/arora/

     

    со встроенной SRAM

    и еще GW1NR-4 - " first non-volatile FPGA with embedded SRAM" http://www.gowinsemi.com/product/littlebee/

     

    средство разработки там лежит тоже; лицензию обещают на год вместе с отладочной платой.

     

    Это все очень круто. Но

    1) ПЛИС такого уровня и так не подпадают под экспортные ограничения

    2) Есть ли гарантии, что эти устройства будут производить хотя бы лет 10?

     

  11. Не подскажете реальный пример использования? Давно хочется сделать что-то полезное для людей.

     

    как это видит Intel

    Платформа: https://www.altera.com/solutions/accelerati.../platforms.html

    Готовые решения: https://www.altera.com/solutions/accelerati.../solutions.html (обработка изображений/видео, базы данных, биг дата, компрессия и пр.)

    Программный стек:https://www.altera.com/solutions/acceleration-hub/acceleration-stack.html

    Свое решение можно запилить на RTL или OpenCL

  12. Акселерация различных нагурзок (workloads) в датацентрах (AI, DB acceleration, genomics, finance...). Но там применяются как правило уже готовые платы сертифицированные и валидированные для серверного использования.

    Т.е. FPGA можно рассматривать как альтернативу GPU для многих задач.

     

  13. В версии 17.0 они добились практически невозможного - висящий в фоне квартус ничего не делая жрал 50% процессора. Хорошо, что я его только посмотреть поставил, а не работать. Интересно как в этот раз.

     

    Специально проверил: у меня на Win10 ничего не делающий Qpro 17.1 отжирает 0% CPU. Да и 17.0 не припомню чтобы так себя вёл.

  14. Нужно посмотреть на нововведения, любопытно.

    Есть мысли про HLS (High Level Synthesis)?

    Полетит или не полетит?

    Заменит Verilog или будет как дополнение к разработке?

    Вообще стоит обращать внимание на HLS?

     

    >>Заменит Verilog или будет как дополнение к разработке?

    HLS позиционируется как дополнительный инструмент разработки для RTL-дизайнера (в отличие от OpenCL SDK, который для software developers)

    Основной профит:

    1) Ускорение функциональной симуляции (C/C++ код можно отсимулировать гораздо быстрее)

    2) Ускорение разработки IP-ядер. Сишные функции конвертируются в IP-ядра со стандартным интерфейсом (Avalon), которые затем можно в QSys интегрировать.

    DSP, обработка видео и т.п. вещи неплохо ложатся. На счет реализации control logic, конечных автоматов и пр. я не уверен

  15. Состоялся релиз Intel Quartus Prime 17.1:

    https://www.altera.com/products/design-soft...what-s-new.html

     

    Поддержка семейств в Standard Edition: MAX II-V-10, Cyclone IV-V-10LP, Arria II-V-10, Stratix IV-V

    Поддержка семейств в PRO Edition: Cyclone 10 GX, Arria 10, Stratix 10 (включая Stratix 10 MX со встроенным HBM2)

     

    Улучшена поддержка Cyclone 10LP/GX (больше IP ядер)

     

    HLS (High Level Synthesis) - бесплатно

    https://www.altera.com/products/design-soft...r/overview.html

     

    OpenCL SDK for FPGAs - теперь тоже бесплатно

    https://www.altera.com/products/design-soft...l/overview.html

     

    Конф память:

    Поддержка EPCQ-A: https://www.altera.com/content/dam/altera-w...re/an/an822.pdf

     

    Новые туториалы на youtube канале:

    https://www.youtube.com/user/alteracorp/videos

     

  16. Гейниально.

    1) заложиться на альтеру дорогой серии, которой нет на каталогах

    2) не покупать с каталогов из принципа, а только у местных официалов

     

    Кратчайший пусть в пропасть.

     

    Путь в пропасть - не размещать заказ за 3-6 месяцев до начала производства.

     

    >> не покупать с каталогов из принципа, а только у местных официалов

    Дело не в принципе, а в стоимости. В каталогах все в 2-4 раза дороже.

    Каталоги себя оправдывают только на мелкосерийке (где и упаковки не наберется) или прототипах.

    Хотел бы я посмотреть как какую-нибудь РЛС с каталога укомплектуют.

  17. Это был привет из другой реальности?

    особенно вот это :-))))))

     

    Никого не волнуют """санкцыи""" которых нет и """продажи в РФ""", когда все всё давно покупают прямо со складов.

    А тех чипов ни на одном складе НЕТ. Самый ближайший что есть в кол-ве аж 9 шт я назвал. И ни в чём себе не отказывайте :-)))

     

    Мой опус был не про каталоги (digikey, mouser и пр) и склады, а про channel. Так что можете отнести его к другой реальности - в моей реальности с каталогов вообще никто не покупает.

     

  18. В соседней теме я изложил свое видение проблемы: https://electronix.ru/forum/index.php?showt...43243&st=15

    Там все гораздо проще.

     

    То ли дело у хилинха, номенклатура гораздо уже, а все чипы со всеми опцыями, всегда можно заменить на соседний.

     

    Особых отличий не вижу. Есть комбинация быстродействия (быстрый/средний/медленный) + температурный грейд.

    В рамках одного корпуса все взаимозаменяемо.

     

     

    Альтера имхо испытывает какой-то нездоровый колапс после поглощения интелом - ну типа например "никому не понадобится временная симуляция нетлиста" - сталкивались уже с расхождениями, или пустые pdf-ники даташитов со ссылками на сайт и т.д.

    может как всегда - те кто делал ту альтеру получили бабло и свалили, а интел мексов нанял на улице?????

     

    На самом деле нет. Там конечно разбавили Альтеру интеловским народом, но в целом штат разработчиков увеличен, т.к. интелу FPGA нужны.

     

    >>пустые pdf-ники даташитов со ссылками на сайт и т.д.

    связано с постоянным обновлением сайта, но вроде оперативно фиксят. А так да, "under maintenance" частенько можно увидеть.

     

    Зря Альтера продалась Интелу. Теперь будет во всем второй. Что в самом Интеле, что в мире ПЛИСок.

     

    По тех процессу Интел тем не менее все еще впереди на пару-тройку лет (я не про маркетинговые нанометры, а по реальным физ.характеристикам).

    В серверном сегменте он доминирует с долей >90%, так что если будет реализована стратегия дооснащения всех датацентров плисами (как в дискретном исполнении, так и в составе Xeon'ов), то долю ксая можно будет рассматривать под микроскопом.

     

    ИМХО, продажа Интелу это уже следствие архитектурных ошибок Альтеры в дизайне FPGA по тех-процессу с нормами 28/20 нм: Measuring Device Performance and Utilization.

     

    Если говорить про 20nm, то согласно бенчмаркам Arria 10 поинтересней будет: https://www.altera.com/content/dam/altera-w...and-results.pdf (upd: согласен, к бенчмаркам стоит подходить аккуратно, т.к. каждый производитель постарается их под себя "заточить")

    Ксай делает свое дело хорошо, но архитектурно мало что меняет. Альтера хоть hard float-point добавила, архитектуру обновила (hyperflex). Я слышал, что ксай вынужден будет пойти по тому же пути и делать свой hyperflex (скоро узнаем).

     

    >>ИМХО, продажа Интелу это уже следствие архитектурных ошибок Альтеры

    На самом деле вот настоящая причина: https://www.top500.org/news/microsoft-takes...the-next-level/

     

    В общем я предлагаю не смешивать технологию/корпорации с локальными проблемами в РФ (санкции, доставаемость и т.п) - это процессы совершенно разного уровня.

     

    На глобальном уровне что Ксай, что Интел продолжают делать свое дело и очень скоро будут аносированы next-gen продукты что у одних, что у других. Все будут биться за датацентровый сегмент, AI и пр. Конкуренция не отменяется, и это хорошо.

     

    То, что происходит на локальном уровне в РФ зависит от адекватности и компетентности канала продажи (дистрибов). Более того, я буду вынужден многих огорчить, но объем FPGA-сегмента в РФ (всех производителей вместе) настолько ничтожен, что если перед Интелом/Ксаем встанет дилемма - закрыть продажи в РФ полностью, либо хапнуть проблем с дядей Сэмом, то они без раздумий выберут первый вариант.

     

    Нужно отдавать себе отчет, что отношения между РФ и США находятся, мягко говоря, в натянутом состоянии. И закладывая "вражеские" микросхемы нужно подумать на 10 шагов вперед - какой парт, как достать, как легендировать, лицензия или нет и пр. Уже не работает схема "на отъ**ись" как раньше - мы заложим, а дальше как-нибудь привезем. Прошли те времена.

    И самое важное - всех нужно контролировать, т.к. на каждом шагу тотальная некомпетентность. Зачастую менеджеры по продажам вообще понятия не имеют, что они продают. Многим до фонаря, телефонами в ларьке торговать или контролируемой на экспорт технологией. Они могут наобещать, а потом выясниться что или заказ забыли разместить, или лицензию даже не начали офорлмять, или даже не понимают как отличить лицензируемый парт от нелецинзируемого и т.п.

     

    Озаботьтесь грамотной легендой, скооперируйтесь заранее с "белым и пушистым" прикрытием и используйте конкретно тот парт, который уже ввозится - это самый простой вариант

  19. Здравствуйте,

     

    подскажите как сейчас покупают микросхемы ПЛИС, официальные представители ни чего не могут продать. А раньше у них даже оборонка закупалась Стратиксами.

     

    Заложил микросхему, которую не можем купить, хотя в начале офицалы сказали, что продадут. Микросхема достаточно простая Arria V 5AGXMA5G6F35C6N (DDR контроллер памяти, самые медленные гигабитные передатчики, коммерческое исполнение). Фирма не имеет отношения оборонке.

     

    3 месяца назад Гамма согласилась поставить эти микросхемы, заключили соглашение, оплатили, заключили дополнительное соглашение, но после проверки покупателя Intel потребовал получения лицензии, оформление которой займет еще 6 месяцев и ни какой гарантии, что все таки продадут (фирма продает дефектоскопы для АЭС). Как сейчас покупают микросхемы ПЛИС? Особенно интересно как это делает оборонка (на оборонке у меня стояли Arria и Stratix)

     

    Идем сюда: https://www.altera.com/support/support-reso...vices/eccn.html

    Вбиваем партномер: 5AGXMA5G6F35C6N

    Вылезает ECCN код 3A991, что подразумевает отсутствие необходимости оформления экспортной лицензии.

    Можно тыкать дистрибьюторов туда лицом и требовать объяснений.

     

    В этом случае я вижу банальную некомпетентность менеджера дистриба или закупщика (или то и другое). Приобретение Альтеры Интелом здесь вообще не при чем.

  20. Добрый день. Не стал создавать новую тему, дабы не замусоривать форум. В принципе вопрос тоже связан с выбором и покупкой платы.

    Но сначала вопрос, нужно разработать некоторые проекты с использованием процессора Nios II, сложности уровня лабораторных работ для студентов.

    Для начала хочу понять что из себя физически представляет NIos? Проведу аналогию, если например с системой на плате все понятно - захотел пощупать процессор, снял железку с материнки и смотри на него, трогай)

    То с Ниос не так все однозначно. Насколько я начитался и понимаю он вообще не существует как отдельный узел, он только как абстрактный функц блок в сапре Quartus (моя версия 15.1, бесплатная)?

    Если так, то вероятно не каждая плата может с ним работать? В связи с этим прошу подсказать недорогую плату с небольшой вычислительной мощностью.

    Находил варианты

    https://ru.aliexpress.com/item/ALTERA-FPGA-...14-c8696cded8a6

     

    https://ru.aliexpress.com/item/The-Black-Ha...14-c8696cded8a6

     

     

    a) Ориентируйтесь на Cyclone IV, Cyclone V, MAX10, Cyclone 10 LP

    б) Если опыта мало - не связывайтесь с noname платами с ali. Огребете проблем с качеством, документацией, примерами и поддержкой. Лучше немного переплатить, но получить нормальный продукт. Терасик или что-то вроде этого:

    http://maximator-fpga.org/

    в) Если не ошибаюсь, то версия "e" бесплатная. См. здесь: https://www.altera.com/products/processors/overview.html

    г) NIOS II синтезируемый процессор, поэтому ему нужны ALM и память. Примерные resource utilization: https://www.altera.com/en_US/pdfs/literatur..._nios2_perf.pdf (см. table 3)

     

  21. Мои соображения такие:

     

    1. Завязавшись на Nios или MicroBlaze нужно забыть о переносимости проектов.

    Где гарантии, что я через год смогу купить эти же кристаллы. В случае их отсутствия мне придется срочно думать о переходе с ALTERA на Xilinx или наоборот?

    Где гарантии, что поддержка этих софт-процессоров не будет свёрнута вообще или в каких-то новых версиях САПР эту поддержку уберут или что-то изменят?

     

    Где гарантии, что конретный партномер дискретного процика на плате будет выпускаться еще 10-15 лет?

    FPGA выпускаются по 15 лет. Да и после снятия с производста мигрировать просто - NIOS II он что в максе, что в стратиксе работает одинаково.

  22. Я бы не назвал Cyclone 10 LP и Spartan 7 равноценными семействами.

    C10LP - 60nm, по большому счету обновленный Cyclone IV. Главные плюсы - низкое статическое потребление, лучшее соотношение LE/$

    S7 - 28nm, судя по всему сделан на основе Artix 7. Ксай заявляет, что производительность на Ватт там отличная.

     

    Т.е. S7 более продвинутый по нанометрам, но C10LP дешевле.