Jump to content

    

goodsoul

Участник
  • Content Count

    142
  • Joined

  • Last visited

Everything posted by goodsoul


  1. HSMC кабель нужен? Вот он: http://www.terasic.com.tw/cgi-bin/page/arc...lish&No=275 UPD : http://www.terasic.com.tw/cgi-bin/page/arc...o=77&No=598 Думаю, что нужен вот этот
  2. Все поднимаемо. Сделали же на ПЛИС и H.264 и HEVC. Тут весь вопрос в трудозатратах и стоимости законченного решения. В моей практике гораздо проще было ставить ASSP-кодек на плату, который и 4K сконвертирует и работать будет "из коробки" (тот же fujitsu). Это дешевле, чем ставить ПЛИС, которая сможет справляться с аналогичными задачами. Если хочется сделать это на FPGA, то я бы в сторону OpenCL посмотрел. Видел живьем немало демок по обработке изображений (включая распознавание) - все выглядело более чем достойно. Причем не обязательно иметь связку x86 host + PCIe accelerator. Можно поднять все в SoC'е. У самого все руки не доходят прототип сделать из борды на CV SoC + плата с сенсором изображения + дисплей и обработать видео в реальном времени на OpenCL. Как дойдут - поделюсь результатами. Какая-то такая тема: https://www.youtube.com/watch?v=ythPvAPB4iI
  3. Есть еще кое-что: http://www.idt.com/products/clocks-timing/...lay-buffers-zdb Zero-delay buffers (ZDB) provide a synchronous copy (no propagation delay) of the input clock at the outputs, usually without frequency translation.
  4. В плане отсутствия риска снятия с производства - Max V и Max 10. С доставаемостью проблем нет - экспортные ограничения не касаются микросхем такого класса. CoolRunner II и Max II довольно бородатые семейства + цена на старье традиционно растет.
  5. Сергей, вам не на форум, а к дистрибам нужно: http://wl.altera.com/servlets/contactsales?o=ID (выбираете страну "Russia"). У меня самого есть кое-что из 4-х и 5-х циклонов на руках, но F23 нету.
  6. В четвертом циклоне ноги дергались с помощью cycloneii_asmi, если я ничего не путаю. Тема уже поднималась на форуме.
  7. Есть один SoCrates. Под интересную задачу могу дать погонять на пару-тройку месяцев. Кому интересно - пишите в личку.
  8. Скорее всего Вам еще понадобится модель самой DDR3 памяти. Ее можно скачать с сайта производителя. Micron, по крайней мере выкладывает Verilog-модели для своих чипов (ищите по конкретному партномеру). Подключаете этот модуль к DDR3 интерфейсу и гоняете свой тестбенч. Совет капитанский, конечно, но вдруг пригодится ))
  9. Видел, что Arria V SoC в конфигурации 1.05GHz + 533MHz DDR3 Iperf прокачивала гигабит (если точнее, то что-то около 920Мб/c). 800MHz + 400MHz DDR3 показывал 780 Мбит/c На A10 SoC бенчмарков пока не видел. Нужно узнавать.
  10. X по цене очень агрессивный. Я знаю. Как я уже говорил, цена на микросхемы - вопрос обсуждаемый. И не во всех проектах только она решает. Конкретный пример - что если FPGA часть должна продолжать работать при перезагрузке проца. У Zynq ребут повлечет перезагрузку FPGA. Ваше мнение имеет место быть, т.к. Arria V сделан на 28нм Low power процессе. Какого лешего mid range сделали на LP - остается только догадываться. Но здесь многое от конкретного проекта будет зависеть. Что-то ляжет хорошо, что-то не очень. Но, по большому счету Кинтекс-7 - лютый win ксайлинкса. Arria 10 SoC (20 нм) призвана заткнуть ту брешь, которую после себя оставила Arria V SoC. Что-то опять офтоп холиварный назревает.
  11. 1. Топикстартер изначально вопрос об Альтере задал 2. >>к тому же он в 2-2,5 раза дешевле чем альтера Если речь о микросхемах, то весьма спорное утверждение. Все зависит от конкретного проекта и адекватности дистрибьютора/менеджмента производителя. Я наблюдал разные варианты. Совершенно точно могу сказать, что не стоит оценивать стоимость серийного устройства по ценам на микросхемы из интернета - они взяты с потолка. И очень часто в разы завышены. 3. >>ну тогда уже почему и не цинк ? Не хотелось бы совершать вброс на вентилятор, но по многим моментам Altera SoC более интересная микросхема. Да, Zynq появился чуть ли не на год раньше. Но в SoC'е и внутренняя архитектура интереснее, и варианты загрузки системы разные есть, по софту и дебагу удобнее, ECC нормальный на всех интерфейсах, QSPI флеша можно больше повесить, оперативки видит больше чем 1ГБ и много чего еще. Пишу это не ради холивара (объективно, Zynq взорвал сегмент SoC-FPGA в свое время и Альтера была догоняющей), но есть вполне объективные моменты, говорящие о техническом превосходстве Altera SoC над Zynq.
  12. +1 голос в пользу SoC. Один раз освоите маршрут разработки SoC - и сможете без особых проблем применять и Cyclone V SoC/Arria V SoC/Arria 10 SoC/Stratix 10 SoC. Там инструменты одни и те же. Для обучения, ничего лучше terasic я еще не видел. Так что DE0-Nano-SoC Kit/Atlas-SoC Kit или DE1-SoC Board. В пользу DE1-SoC Board - наличие OpenCL BSP. Эта тема становится все более актуальной.
  13. Полагаю, что главный вопрос - это доступность плат и образцов. По плану к концу 2015го это все должно попасть в руки инженеров. Первыми свет должны увидеть емкости 2.8 И 5.5 MLE. Софт для Stratix 10 сейчас в режиме Early access. Скоро станет общедоступным.
  14. Если особых требований нет - только перегнать данные по схеме "точка-точка" - берите самый легковесный вариант. Смотрите resource utilization в описании мегафункции. Ну и стоимость решения. Если это для вас актуально. UPDATE: посмотрел на стоимость решений. Serial Lite II входит IP BASE SUITE и достанется вам вместе с Subscription версией квартуса. RapidIO и пр. продаются отдельно с стоят весьма кучеряво.
  15. Альтера гоняла бенчмарки на своих SoC'ах. Конфигурация примерно следующая: CPU 800MHz, FPGA 200MHz, AXI 400 MHz. Числа указываю примерные, по памяти. Для шины 128 бит. Скорость чтения и записи примерно одинаковые были. HPS -> FPGA : ~1000 MB/s (мегабайт в секунд) FPGA -> HPS: ~1600 MB/s FPGA -> HPS SRAM controller: ~3000MB/s Есть еще reference design на HWLIB для этого бенчмарка. Если нужно - пишите в личку. + терасик обещает скоро запустить на rocketboards.org страницу DE0-Nano-SoC. Думаю, там должны появиться примеры проектов. Я конечно не знаю, какой у вас бюджет и сроки, но если нужна обработка плавающей точки, то может есть смысл глянуть на Arria 10/Arria 10 SoC. Там в FPGA плавающая точка IEEE754 в аппаратном виде в DSP блоках поддерживается. Но это так, к сведению.
  16. С QDR IV пока что поработать не довелось, но я бы взял модель памяти и все отсимулировал как следует: http://www.cypress.com/?app=search&sea...114&id=4412 К чему цеплять будете QDR IV?
  17. Вы про TSMC? Что Альтера, что Ксайлинкс делают 28нм и 20нм на TSMC. А вот дальше дорожки разошлись. 2 Kuzmi4 я конечно сильно извиняюсь, а где может простой смертный посмотреть роадмап альтеры ближайшие два года? Там же где и обычно - у сотрудника альтеры, если вы являетесь прямым ее заказчиком (явно не наш случай) или у официального представителя альтеры в РФ: http://wl.altera.com/servlets/contactsales?o=ID Фильтруете по стране RUSSIA.
  18. Капитализация Альтеры - около 16-ти ярдов (Xilinx - порядка 12-13); капитализация интела - более 150. Это абсолютно разного масштаба компании. Интел вообще самый "толстый" среди производителей полупроводников. Его так просто не купить. Он сам кого хочешь купит. Я бы не нагнетал негатив раньше времени. Только через несколько месяцев, а то и через год, будет понятно куда это все пойдет. Очень может быть, что Альтеру сохранят в виде отдельного подразделения и вольют огромное кол-во ресурсов, которые у интела есть. То, что я видел в роадмапе на ближайшие два года очень впечатляет. Так что рано бить тревогу. И опять-таки: FPGA это не восьмибитные микроконтроллеры или DC-DC преобразователи какие-нибудь, которые на рынке представлены немалым количеством производителей. Здесь вариант "купить и закрыть" не пройдет. Это не только экономический, но и политический вопрос. http://intelacquiresaltera.transactionannouncement.com/
  19. Свято место пусто не бывает. Если Altera и Xilinx (пусть в составе других компаний) сфокусируются на High End теме (ибо там основные деньги), то ошметки в виде среднего и нижнего сегмента подберут другие FPGA компании.
  20. А здесь и кроется главная интрига. Будем надеяться, что интелу хватит ума не закопать всю альтеровскую экосистему. Шансы на это есть, так как огромное кол-во ответственных применений завязано на FPGA от альтеры. Включая военку и промышленность. Просто взять и зарубить выпуск ПЛИС, даже древних - это очень смелый шаг даже для интела. такое могут не простить. Да и правительство не позволит. Чего ожидать - так это перестановки в менеджменте и изменений в каналах дистрибьюции. Это обычное дело при любых слияниях-поглощениях.
  21. Детки у Альтеры и Интела уже есть. Правда это кастомные решения для таких компаний как baidu, microsoft и пр. Но появление серверных решений с реконфигурируемым железом для широкого рынка не за горами. Для этого все и затевалось. OpenCL и IBM CAPI сейчас будут активно продвигаться по всем фронтам. А пока что, ближайший плод любви этих компаний, который мы совсем скоро сможем потрогать руками - это Stratix 10 на 14нм интеловском техпроцессе. Если сделка не сорвется, то продажу Ксайлинкса можно считать свершившимся фактом, ибо тягаться с Интелом и его ресурсами - это дело совсем не простое. Главный вопрос - кому отдаться. Еще недавно были слухи, что Avago может купить X. Но Avago взял себе Broadcom. В общем, поживем - увидим. В интересное время живем.
  22. >>1. Насколько я понял конфигурация храниться в flash памяти, т.е. каждый раз при конфигурации устройства идет износ, возможно ли его избежать? Можете шить конфигурацию не во флеш, а в энергозависимую память макса через JTAG. Но после сброса питания, само собой, прошивка сбросится. А вообще, циклов перезаписи у этой флешки много. Точную цифру не помню, но на несколько лет вам точно хватит. >>2. На плате есть различные датчики, а вот VGA, PS/2, USB порта нет, где можно посмотреть подходящие модули? Если нужно видео, то лучше сразу взять dev.kit на max10 от альтеры. Он дорогой, но там и чип толстый, и обвес нормальный. + HSMC есть для наращивания. К нему еще будет плата NEEK с тачскрином для прототипирования интерфейсов. MAX10 - хороший чип, особенно если есть планы на NIOS II. Но если нужно много обвеса, то можно посмотреть и на такие варианты: http://www.terasic.com.tw/cgi-bin/page/arc...=167&No=836 http://www.terasic.com.tw/cgi-bin/page/arc...=167&No=830
  23. Тогда речь здесь вообще не о железе. Берете нужную библиотеку - и вперед. QT, например.
  24. Ищите у себя на жестком диске: SoC Abstraction Layer (SoCAL) API Reference Documentation:<SoC EDS installation directory>/ip/altera/hps/altera_hps/doc/socal/html/index.html Hardware Manager (HW Manager) API Reference Documentation: <SoC EDS installation directory>/ip/altera/hps/altera_hps/doc/hwmgr/html/index.html. ну и про примеры не забывайте: https://www.altera.com/support/support-reso...amples/soc.html
  25. Я Вам больше скажу, иногда проще вообще ничего не делать, а пойти в ближайший магазин электроники. Тут все от задачи зависит. И с чего Вы взяли, что Altera SoC (или даже Zynq) испытывают проблемы с Linux и Android? Все нормально работает. Чтобы разгрузить процессор можно в FPGA положить битмаповый графический контроллер. Как я уже сказал, есть бесплатные реализации. Если нужно 2d/3d ускорение, то, понятное дело, можно взять ASSP. Хотя, не сказал бы, что использование MCU от того же TI совершенно беспроблемное занятие. Там своих приключений хватает. Просто графика/видео не является целевым применением для Altera SoC. https://www.youtube.com/watch?v=yJGb_Fchf_A Если нет желания покупать ускоритель графики для FPGA или писать его самому на RTL, можно обратиться к экзотическим (пока что решениям) - обсчет графики на OpenCL. На SoC'ах эта тема работает. Видел демки с 3d ускорением и с real time обработкой видео (обнаружение объектов и пр. видеоаналитика).