Jump to content

    

tims

Свой
  • Content Count

    82
  • Joined

  • Last visited

Community Reputation

0 Обычный

About tims

  • Rank
    Частый гость

Контакты

  • ICQ
    Array
  1. Можно только это обновление поставить , или нужны предыдущие?
  2. Надо поправить на 75000000 в файле .mpd , просто ЕДК сам не правит.
  3. Функциональная идет.А после трассировки - нет. В чем дело? Или так и есть?
  4. Инициализация блоков памяти идет после на готовый bit-файл через блоки INIT в соответствии с линковщиком по адресам. А готовая корка - целиком bit-файл. Или еще нужен к-л интерфейс к ней...
  5. Через полгода появятся... Таблички на V6 и S6 - http://www.xilinx.com/products/v6s6.htm
  6. А где этот мост в EDK 10 plb46_pcie? Он только для V5. Chip V4FX60.
  7. У xilinx лежал пакет бесплатно. Только не помню где точно.
  8. Знаю , народ использует ОРЕН корку для Xilinxa успешно. Последние версии хорошие.
  9. Собственно. Или можно и как из ISE Coregena PCIE-ep прицепить в EDK к PLB? Почему у Xi PCIE в EDK только для V5....
  10. Ошибка MTI (лишнее убрал) Добавил по рекомендации Xilinx -L XilinxCoreLib_ver . При этом осталась только одна ошибка. vsim -L unisims_ver -L XilinxCoreLib_ver -t ps -novopt system_tb_conf glbl ... ... ... ... Loading unisims_ver.PCIE_INTERNAL_1_1 # ** Error: (vsim-3033) J:/simlib/EDK10.1.03_mti_se_nt/ISE_Lib/./unisims_ver/unisims_ver_SMART_source.v(34280): Instantiation of 'PCIE_INTERNAL_1_1_SWIFT' failed. The design unit was not found. # Region: /system_tb/dut/plbv46_pcie_0/plbv46_pcie_0/comp_block_plus/pcie_blk/pcie_ep/pcie_internal_1_1_1 # Searched libraries: # J:\simlib\EDK10.1.03_mti_se_nt\ISE_Lib\unisims_ver # J:\simlib\EDK10.1.03_mti_se_nt\ISE_Lib\XilinxCoreLib_ver # J:\simlib\EDK10.1.03_mti_se_nt\ISE_Lib\unisims_ver ... ... Модели скомпилены нормально. Где этот PCIE_INTERNAL_1_1 ???
  11. Что-то не идет. Лицензия ок.Впрочем разные пробовал. Не читает конф с PCI - дает XXXX. Или както хитро надо использовать? Пробовал примеры ml310, ml410 - ошибки - не читает рег с plb . Помогите плз...
  12. Пробовал в железе и в моделсиме. Кто сталкивался? На PCI нужен таргет. Вроде все делается нормально... но
  13. Можно функции таблично в файл. Потом оттуда читать-писать.
  14. Посмотрел моделсимом - ок. Загрузил в плис - ок. Просто в sdk не идет. А как отладчиком прерывания посмотреть тогда? Кто что скажет?