Jump to content

    

madgarry

Свой
  • Content Count

    74
  • Joined

  • Last visited

Community Reputation

0 Обычный

About madgarry

  • Rank
    Участник
  • Birthday 03/27/1970

Контакты

  • ICQ
    Array

Информация

  • Город
    Array
  1. Правильно ли я понял что внутри DDR3 SDRAM контроллера будут созданы буфера в количестве "Command Queue Look-Ahead Depth" и глубиной каждого буфера = "Maximum Avalon-MM Burst Length"? А Look-Ahead начнет работать только тогда, когда в DDR3 SDRAM контроллер загрузится как минимум три пакета?
  2. Здравствуйте, Хочу обеспечить высокую эффективность работы Altera DDR3 SDRAM контроллера задействовав его функциональность Command Queue Look-Ahead Depth. Этот контроллер имеет Avalon-MM slave интерфейс как при генерации средствами Qsys так и MegaWizard. Судя по описанию Avalon-MM интерфейса, он способен поддержать только один запрос на запись данных. Как в таком случае DDR3 SDRAM контроллер обеспечит Look-Ahead функциональность? Ведь получив на вход запрос на запись контроллер вынужден обработать этот запрос прежде чем узнает о том, какой будет следующий запрос. Или я чего-то принципиально недопонимаю. QSYS рисует вот такую картинку: Здесь 4 клиента могут обращаться к DDR3 контроллеру. Каждый клиент имеет Avalon MM интерфейс. DDR3 контроллер имеет такой-же интерфейс. На схеме виден, по видимому, арбитр - cmd_xbar_mux. Но эта картинка мне совершенно не объясняет как DDR3 контроллер (ddr.avl) "видит" запросы от этих четырех клиентов.
  3. Всем спасибо за советы! Действительно выглядит так как-будто софт- кривой. Использую версию 13.1.4 Приноровился с ним работать следующим образом. 1. Удаляю из qsf файла все упиминания о дифф-паре и "ошметки" кривых назначений дифф-пар 2. Запускаю Pin Planner 3. Нужныу сигналы пока представленны как 2.5V (default) 4. Делаю мэппинг этих двух сигналов. 5. Выделаю оба сигнала и меняю их свойства на "DIFFERENTIAL 1.5-V SSTL CLASS I" Результат получается нужным. Попытка замены свойств поочередно приводит к появлению "ошметков"
  4. Здравствуйте, Осваиваю Quartus II и похоже столкнулся с идеологическим недопонимаем принципов формирования дифференциальных пар. То что я понял, если я использую single-end выход в схеме (test_out), то при назначении выводов в Pin Planner я могу обозначить его как дифференциальный. В этом случае Quartus сам создаст дифф-пару с именами test_out и test_out(n). Если это шина (test_out[3:0]) то будут созданы дифф-пары test_out[3:0] и test_out[3:0](n). Но вот в случае если у меня в проекте уже есть выводы, образующие дифф-пару (diff_out и diff_out_n), то при объявлении этих выводов в Pin Planner дифференциальными получается такая штука: diff_out и diff_out(n) а так же diff_out_n и diff_out_n(n) Для шин происходит точно то же самое. Собственно проблема возникла для сигналов dqs[3..0] и dqs_n[3..0] контроллера внешней памяти. Подскажите пожалуйста как правильно именовать или назначать дифф-пары? Или я что-то делаю принципиально неправильно?
  5. MPEG-TS в последовательном виде может передаваться через ASI интерфейс. Его эквивалентная тактовая частота 270МГц.
  6. Ну или как вариант - если код написан на VHDL то использовать конструкцию after xxx- которая выдает на выход результат если вход стабилен в течениии xxx времени.
  7. В multicycle путях всегда есть инициирущее событие, и событие готовности результата. В голову приходит только "ручное" моделирование RTL с контролем этих событий и сопоставления с заданным контрэйнтом. Про подобные навороты в моделсиме не слышал.
  8. По приведенной ссылке фигурирует P&P машина WZ_SR400. Но в ее описании указано: 7) No vision system, the self-developed Laser positioning principle is quite effective for this type of machine. Или я что-то упустил?
  9. Попробуйте поменять антиглитчевые задержки. Когда-то и где-то видел задержку SDA относительно SCL но в приложенной картинке этой задержки нет.
  10. Спасибо за хорошую новость. Я когда рассматривал матрицу, на такую тонкость внимания не обратил.
  11. Сенсор маленький 10х10мм. Креплений оптики к нему не предусмотрено. Я бы отнес эти сенсоры к Low End классу. Вот пример типового использования подобного сенсора совместно с оптикой (это не наше). http://www.e-consystems.com/1MP-USB3-Globa...tter-Camera.asp К сожалению как ставили - достоверной информации нет. Вполне возможно что и без трафарета. На ряде сенсоров наблюдаю подтеки припоя разного размера вышедшие из под корпуса. Некоторые корпуса завалены либо по углам, либо на какую-то сторону Оптика примитивная. Но тем не менее даже с ней перекосы хорошо заметны. Спасибо за совет. Возможно что так и надо делать. Но меня мучает такой момент - компания Aptina скорее всего сознательно выбрала такой корпус для своих сенсоров, и я предполагаю что либо есть специальная технология по монтажу таких корпусов, либо корпус действительно монтируется очень просто, с использованием трафарета, а нам просто не уочень удачно смонтировали предыдущую партию.
  12. Шутку оценил. Ну все же если серьезно?
  13. Компания Aptina выпускает свои CMOS сенсоры в корпусе iLCC 48 (файл прикреплен). В принципе, если бы это была просто микросхема то больших вопросов по ее монтажу не возникло бы. Но дело в том что это CMOS сенсор и он должен работать совместно с оптикой. И монтировать его нужно параллельно плоскости печатной платы, иначе сенсор будет смотреть "в сторону" (подтверждено собственным печальным опытом). Нужен совет, как правильно монтировать подобные корпуса? Ну или хотя бы идей, как обеспечить параллельность корпуса с платой. iLCC_48PackagingInfo.pdf
  14. Применение стандартов скорее ускоряет процесс разработки (конечно при условии что разработчик знаком с этими стандартами). Если речь идет конкретно об оформлении документации согласно ГОСТ, то тут да - тратится уйма времени на документирование изделия, которое можно будет будет изготовить ну лет через 5,10,20..и т.д. Вот только кому такое изделие будет нужно даже допустим через 5 лет? Конечно речь идет в первую очередь об электронике. Т.о. трудозатраты на оформление документации могут быть сопоставимы со трудозатратими по проектированию изделия. Из своего опыта.. Максимум что я оформлял - это Design Specification листов на 20, на IP модуль. А так - краткая характеристика ключевых параметров IP и рекомендации по подключению. При этом 98% времени уходило на разработку. Каждые 4..5 месяцев IP дорабатывалось и, соответсвенно, уточнялась спецификация. Но это все в условиях работы в строгом соответствии с регламентом работ (стандартов) компании - выполнил операцию - поставь галочку. Писанины - минимум. Впоследсвии попытался работать на наших военных, где требования в следовании ГОСТу обязательны. За три месяца этой попытки превел уйму бумаги, а проектированием почти не занимался. Я не ругаю ГОСТ, но все же считаю что он скорее заточен под фундаментальные вещи.
  15. Еще есть ApexPCB - http://www.apexpcb.ru/montag.php Делали монтаж много раз. Нареканий нет.