Перейти к содержанию

Frederic

Свой
  • Публикаций

    791
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Frederic

  • Звание
    Знающий
  • День рождения 05.02.1963

Информация

  • Город
    Минск

Посетители профиля

3 977 просмотров профиля
  1. Вышел VX2.3

    верно, тож работает мда-с не там галку искал :)
  2. Вышел VX2.3

    :a14:
  3. Вышел VX2.3

    см почту спасибо за оперативность
  4. Вышел VX2.3

    открыл в VX2.3 проект из первых VX только с глухими и слепыми via начал редактировать и возникла проблема с крестиками данные крестики динамически отслеживают разводку при полностью разведенной цепи крестики исчезают не могу найти галку для сброса крестиков :(
  5. Расчет импеданса

    1. солвер один в системе 2. в стеке волновое рассчитывается для одиночного сигнала для оценки и прикидки: - вводишь ширину проводника в TestWidth - получил импеданс - вводишь импеданс проводника в TargetZ0 - получил ширину 3. как я понимаю импеданс в CES для ConstraintClass это интегральный показатель для общего понятия например идет дифпара с сопротивлением 100 Ом слой 14 - ширина проводника - 0,12мм, зазор - 0,155мм, импеданс - 100,06 Ом подходит к ПЛИС с зазором между via 0.5мм - и тут необходимо в CES изменить для слой 14 - ширина проводника - 0,1мм, зазор - 0,1мм и получаем импеданс - 86 Ом (прикинь значение у себя в проекте) для разводчика новые значения 0.1/0.1 и сопротивление 86 Ом правильные и корректные да, это не правильно в общем понятии дифпары, НО по другому не разведешь шину дифпар в ограниченном кол-ве слоев !!!!!!!!!!!!! если есть желание узнать, где точно сопротивление не равно 100 Ом - прогони проект через HLDRC будешь весьма неприятно удивлен и озадачен :)
  6. Расчет импеданса

    импеданс рассчитывается для стэка, а не в классе цепей точнее для конкретного класса цепей, например 80 или 100 Ом прописываются свои значения ширины/зазор в диф.паре на каждом слое стека грамотнее создать в ConstrainedClass класс Diff и включил в него диф.пару быть такого не может, покажи
  7. если верить тому, что написано внизу то переходное имеет сверло 0,15мм площадка 0,3мм а площадки под BGA похожи на 0,4мм
  8. начал готовить файлы для отправки удалил все из Output, сделал экспорт в HL решил проверить еще раз сосредоточенный анализ пары плейн 1V8-GND и фантастика - все ОК т.ч. спишем на мои ..... руки
  9. спасибо как то тяжело идет процесс, даже по тренингу :) отключил модели для плейна 1V8 (от желтый) и делаю сосредоточенный анализ пары плейн 1V8-GND и результат не как в тренинге (...что пара плейн сама является сосредоточенной емкостью. Результат выглядит как идеальная емкость) у меня, см картинку, имеется приличный выброс, не могу понять из-за чего структура GND-Sig-1V8-Sig-GND
  10. с п.3 решил - подправил рефдесы через Ref_Des_Mapping и затем исправил файл.ref и затем все модели подтянулись
  11. если коротенько, то каждый вывод питания и земли через переходное на соответствующий плейн у конденсатора один вывод рядом с выводом SDRAM, второй на переходное
  12. вопросы: 1.см картинку - правильно прописана модель конденсатора? смущает пара ModelPortIndex-PinName в мануале только это "Touchstone — Select a library (but not a device) and assign capacitor pin names (numbers) to model port index numbers." у меня в символе конденсатора для пинов Name указано как N1 и N2, а PinNumber - 1 и 2 2.что делать с полями Value и Value2 - отсутствует возможность редактировать 3.для QPL-File файл указан путь, но в DecouplingWizard/CheckCapacitorsModels не подхватываются модели для конденсаторов, необходимо руками вводить, какую галку и где необходимо указать ?
  13. HyperLynx DRC

    спасибо, все получилось мои ошибки: 1.считал одно правило - много вариантов проверки, т.е. одновременно 80 и 100 Ом 2.не мог сделать копирование - ПКМ Paste появляется только если мышкой стать на SI
  14. HyperLynx DRC

    прошу прощения, чуть-чуть ввел в заблуждение :) все диф.пары имеются и находятся в Project Explorer/Diff Paiirs (не заметил ее сразу) т.к. диф.пары сформированы, то при повторном создание диф.пары через ПКМ>Create_Diff_Pair. не активна, т.е. серая для того, чтобы отделить одни цепи от других исправил в созданном листе "Marvell" UserObjectList параметр ObjectТype с NetClsss на DiffPaier аналогично для других листов прописывал параметр Objecttype с DiffPaier или PhysicalNet так, что все прекрасно но осадочек остался, например имеем цепи с 80 и 100 Ом но в Parametrs/TargetImpedance сохраняет только одно значение например 80 и приходится изменять значение при переходе с 80 на 100 при проверке 100 Ом цепей
  15. Update Library Partition

    вопрос - а кто создал раздел Connectors ты или Library Manager? а тут поясни: - делал новый компонент - в схему поставил Part или просто кинул символ