JustaK

А что думаете насчет кнопки: Use Smart Compilation в настройках проекта?

Именно )

65Гб SSD уже. Меня интересуют настройки или опции, которые можно было бы указать вручную для ускорения процесса.

Привет! Пользуюсь Quartus Prime 16.1.2, в наличии довольно плотный проект для Stratix V GX. Время компиляции проекта при наращивании начинает расти в геометрической прогрессии (от получаса до 2-3 часов). Не спасает даже указанная параллельная компиляция (8 ядер в наличии). Памяти предостаточно. Кто сталкивался, посоветуйте варианты ускорения процесса компиляции?

ПРивет! Есть данные по протоколу Avalon-ST на частоте ниже, частоты MAC-PCS модуля. При синхронизации данных на повышенную частоту, естественно регулярно происходят задержки, из-за неготовности данных на более низкой. Могут ли возникнуть проблемы на уровнях ниже (MAC-PCS, PHY), вплоть до передачи сообщения в линию (оптика), если по протоколу AV-ST, данные поступающие на вход МАС, будут с задержками, но все отмечены соответствующими сигналами valid? Или все-таки нужно подавать пакет без задержек и не рваном valid?

Да, все так. Благодарю ) PS ресурсов плис предостаточно )

Всем привет! Имеется прошитые в EPCS прошивка для ПЛИС и софт NIOS. Изменяя прошивку для ПЛИС (sof) и исследуя сигналы в SignalTap, необходимо ли каким-то образом перезаписывать и софт процессора NIOS (там ничего не меняем)?

Спасибо! Тему можно закрыть

current vacancy :1111493779:

Спб Спасибо ;-)

В телекоммуникационную компанию (WDM системы) Ищу напарника и коллегу. Нужен программист ПЛИС, в частности хороший опыт работы с NIOS (в перспективе планируется SoC) Altera. Соответственно, знание Verilog и С/С++ как само собой разумеющееся. Знание различных стандартных интерфейсов (RS-ххх, I2C, ModBus...), а так же сетевых Ethernet, SDH/Sonet, SAN, OTU-x(Fiber) Умение работать с Linux-системами и оперированием (конфигурированием) на уровне драйверов График работы и условия обсуждаемы. Пишите ваши e-mail или в ЛС. Буду рад знакомству и искренне надеюсь на плодотворное сотрудничество! )

Предлагаю сотрудничество удаленной работы по программированию ПЛИС Altera & Xilinx. Опыт программирования ПЛИС 7 лет, язык программирования - verilog. Тематика: ЦОС, радио-связь (РЛС), беспроводные технологии. Более подробно, готов выслать резюме на указанный Вами адрес. Территориально нахожусь в г. Санкт-Петербург. В том числе: 3-х летний опыт работы за рубежом. С уважением, Николай.

Куда лезет, не в курсе :-), брандмауер винды я гашу сразу, а вот брандмауер ДрВэба в этот раз "пошутил" и внес исполняемый файл vsimk.exe в лист неподтвержденных системных процессов, из-за чего он хоть и запускался, но не работал :-).

Спасибо всем за помощь :-). Разобрался :-), брандмауер блокировал работу vsimk.exe ))

залипает на команде vsim -novopt $lib_name.$tb_name Пробовал вручную, через создание проекта, ручную компилляцию, симуляцию, затем запуска файлика wave.do - все работает. Можеткакая настройка, про которую я забыл и никак не могу вспомнить? 3 года назад на рабочем ноуте как-то настроилось и все работало, а вот теперь пересел на стационарник, переустановил - и только в ручном режиме работает (((, а ведь так привык к tcl-скриптам, раз-два, написал bat-ник, сделал исполняемый файл с компиляцией нужных файлов и выдачей нужных wave-форм и вуаля.