Перейти к содержанию

    

juvf

Свой
  • Публикаций

    1 286
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о juvf

  • Звание
    Профессионал

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Челябинск

Посетители профиля

4 032 просмотра профиля
  1. stm8, где VREFINT_Factory_CONV

    А для чипов STM8L162M8, STM8L162R8, STM8L151C2/K2/G2/F2 где-то в мануалах адрес этого регистра указан?
  2. stm8, где VREFINT_Factory_CONV

    где регистр как найти регистр (адрес регистра) VREFINT_Factory_CONV для stm8l051?
  3. Ещё есть мысли.... при включении рабочей платы с ддр-контроллера на память начинают идти стабильные клоки 150МГц. На не рабочей начинают идти клоки и пропадают. потом опять появляются и пропадают. такое чувство, что контроллер ддр начинает калибровку... калибровка не проходит и контроллер перезапускается. В ддр-контроллере обычно есть статусные регистры. В них хранится результат калибровки. Также результат ошибки калибровки. Есть в квартусе какой-нибудь инструмент, который бы через джитаг напрямую обращался бы по авалону к ддр, минуя ниос и вычитывал бы значения этих регистров? Кто нибудь таким методом пользовался?
  4. Всем спасибо за помощь.... и поддержку... 2Aner кода (имеется в виду вериложный код в плис) PLL как такого нет. Я использую альтеровскую корку DDR2 SDRAM Controller with ALTMEMPHY. В этой корке указывается входной клок, и выходной. Корка сама задействует PLL в нужных режимах. Плата большая, но растояние от плис до ддр малое, сделано по примеру кита DE0. Всё очень компактно Генератор CVHD-950X-100.000. Достаточно точный. Фазовый шум не измерял. Пока не знаю как это сделать. на плис приходит 50 МГц с клокдистебьютера дифф-парой. Тут не понятно как измерять... а на клоксистебьютер приходит 100 МГц одной дорожкой. Тут можно анализатором измерить фазовый шум, но нужно подумать как анализатор подключить? Припаять к дорожкам 50-ти омный кабель? позже попробую. 2Fregate сброс ядра только с клока. клок имеет "ножку" на которую заведено формирование сигнала ресета через паузу. После загрузки конфигурации из epcs в плис, стартует плис, ресет удерживается в 0 апаратно (вериложным кодом) и через паузу ресет переходит в 1. этот ресет заведён в НИОС (через слок соурс). Внешнего ресета аппаратного в плис не заведено.
  5. нет кварца. есть генератор 100 МГц. с генератора на клокдистребьютер идёт 100 МГц. с клокдитебьютера на плис идет 50 МГц. в Плис из 50 МГц через pll делается 150 МГц для ддр. были мысли, что клоки плохие.... с генератора чоткие 100 МГц. с длокдистебютера 50. Осцилом, с полосой пропускания 600 МГц смотрел клоки 50 и 100. на раб и нераб платах. Одинаковые. Джитер одинаковый (на глаз). Плата большая. на ней много чего есть. Хотелось бы не банально всё подряд на ней менять, пока не заработает, а понять, что конкретно не так и поменять/пропаять нерабочую м/сх.
  6. а как обнаружить такой брак до замены клокдистребъютра? Я осциллографом смотрю клоки с генератора на плис - что на рабочих, что на не рабочих - одинакового. Частота всего 50 МГц.
  7. Посоветуйте микроконтроллер STM

    первый попавшийся 33ME834-32.768K, 0.7мкА
  8. в морозе, в жаре, во влаге несколько плат гоняли, проблем не было. В гиперлинксе гоняли только модель отдельных цепей. Готовую плату не гоняли.
  9. Посоветуйте микроконтроллер STM

    А где в LSI кварц?
  10. Сделал проект на Cyclon3 + DDR2 + Nios2. Линии подключения тестировались моделировались в гиперлинке. Изделие проверенно, отлажено, написано ПО, запущенно в серию. Сделано много плат в серийном производстве (несколько сотен). за несколько лет изготовления устройства накопилось несколько нерабочих неподъемных плат (изготовители ПП разные, поставщики РЭК разные, мотаж свой). Плис запускается и работает, а НИОС не стартует. Клоки на плис приходят годные. Платы с электроконтролем. Смотрели рентгеном дорожки на внутренних слоях и шары микросхем - визуально аномалий не видно. Форма фронтов на сигналах ддр(клоковых/адресных/данных/управляющих сигналах) рабочих и не рабочих плат похожая, аномалий нет. Перепаивали ПЛИС и ДДР - не помогло. Проверили все питания, все клоки.... всё нормально. Сделал тестовый проект, в котором из плис выкинул всё "мясо", оставил только ниос состоящий из ядра и контроллера DDR2. На "рабочих" платах всё работает, на "не рабочих" - не работает. ещё такое заметил, клок с плис на ддр при включении питания запускается... проходит секунда-две - клок пропадает. Через небольшую паузу клок опять появляется. Такое чувство, что контроллер ддр начинает калиброваться, не получается, ддр-контроллер дает ресет-реквест и по новой.... Вопрос в чем: может быть такое, что это брак при изготовлении ПП? Т.е. где-то FR4 тоньше или толще, может где-то в диэлектрик попал какой-нить неоднородный материал, который начинает работать как конденсатор и что-нибудь где-нибудь звенит? Т.е. это нормально, например при изготовлении плат с ддр2, сделали 100 плат ( по 2 микросхемы ддр на плате) и одна-две платы не запустились и не запустятся - и это нормально? Или должны запуститься из 1000 плат все 1000?
  11. присоединяюсь к вопросу. АД16.
  12. Посоветуйте микроконтроллер STM

    Поискал, не нашел. Пруфлинк, плиз? Интересна эта тема....  а ещё процессор не запустить из-за неправильно выбранной полярности питания процессора. В светильник не вставить лампу с неправильно выбранным цоколем....
  13. это значит без фэйковых РЭК. Как вставка текста. Не нужно создавать отдельный элемент в библиотеке, чтобы добавить текст/виа/круг/мануалДжанкшн.... Я понял о чем вы.... конечно тоже не айс, т.к. цепи в конце концом будут одноименные.... но зато можно без этих не нужных элементов в библиотеке. 1)Делаем две разноименные цепи в схеме. 2)переносим в пп. делаем трасировку этих раздельных цепей. 3) после полного окончания трассировки, после проверок и компиляции в схеме объединяем цепи, переносим в ПП. в пп в одном месте соединяем эти цепи.
  14. В схеме есть две цепи, которые нужно объединить в одной точке. Раньше в АД это делалось через фэйковые элемент, который нужно было создать с библиотеке УГО и в библиотеке футпринтов, указать noBOM, указать taiNet...... какой-то костыльный метод. Подскажите, в свежих версиях АД до сих пор нужно создавать этот УГО с таиНет или сделали таки нормальный способ в парукликов?
  15. даже в текущей теме, новые картинки глюкнули. Хорошо, что сайтом занимаются. Надеюсь глюки в конце концов пофиксят. ps хотел написать "В сообщении #45 этой темы", а сообщения не нумеруются, как в старом. Мелочь, а не приятно не удобно.