Jump to content

    

cerg19

Свой
  • Content Count

    168
  • Joined

  • Last visited

Everything posted by cerg19


  1. померил для 65536 точек(раньше было 8192) и отношение сигнал\шум трёх палок справа почти не изменилось [attachment=76146:Screensh..._02.04_1.jpg] Может ли это говорить что именно сигнал с DDS даёт мне такие спуры?
  2. Вытащил IQ компоненты из ModelSim и построил спектр. [attachment=76140:Screenshot___02.04.jpg] Никаких спур на спектре нет
  3. ЦитатаЕсли есть возможность просимулировать прошивку в моделсиме или похожем пакете - то возьмите от туда поток и постройте по нему спектр в матлабе, должно показать бяку. Точно!! побежал симулировать
  4. Плата самостоятельного производства. ЦитатаВы откуда тактовую частоту для AD9957 берёте? AD9957 тактирутется от внешней PLL LTC6946(в захвате) на 720 МГц. Пробовал генерить частоту 100 МГц при помощи внутренней логики AD9957 и никаких кратных гармоник не видел. ЦитатаА то очень может быть что в ПЛИС у вас синусы ваши - кривые, может округляли чего ? ..или синтезировали их по убогим таблицам. Синусы генерируюстя при помощи DDS в FPGA и никаких вроде округлений не дают.
  5. Спасибо за наводку, да вот только google молчит о такой книге а в закрома у меня доступа нет(( ЦитатаРекомендую почитать труд: Бетругера Лугнера , "Постцифровая фильтрация составных сигналов." У меня вот ещё какой вопрос. Мне необходимо сформировать спектр, показанный на рисунке: [attachment=76076:Screensh..._27.03_2.jpg] Я это делаю по следующей схеме: [attachment=76077:Screenshot___27.03.jpg] Моделирование в matlab вышепоказанного алгоритма дал нужный результат: [attachment=76078:Screensh..._27.03_3.jpg] Но на деле у меня на выходе спектр вот такой: [attachment=76079:Screen_0000.png] Все гармоники отстоят друг от друга на частоту 25 кГц. Скажите пожалуйста, куда мне копать? Это косяк AD9957 или это выходной тракт так влияет на спектр?
  6. Lmx2315, спасибо за ответ. ЦитатаЭто нужно учитывать, какой угодно ФНЧ фильтр на выходе не подойдёт , нужен линейно интерполирующий с памятью на два отсчёта. Вы имеете ввиду фильтра на выходе самого AD9957?
  7. Всем доброго времени суток. Встала задача сформировать сигнал с заданным спектром: [attachment=75722:1.jpg] Я всегда думал, что спектры симметричны относительно DC. А тут они не симметричны, да и ещё отдельная гармоника на частоте -225кГц вводит в ступор. Подскажите пожалуйста как можно сформировать сигнал с таким спектром. Или данный спектр в корне не правильный и не реализуем?
  8. Всем спасибо за ответы. Мне необходимо было также сместить этот спектр на центральную частоту 97,9МГц. Всё это я выполнил при помощи схемы: [attachment=75960:Screenshot___27.03.jpg]
  9. thermit, спасибо за код. Попробовал в matlab. Сделал plot(abs(fft(real(x)))) и на спектре видно, что он тоже симметричен [attachment=75725:Screenshot___21.03.jpg] что я делаю не так?
  10. извините за оффтоп, но почём обошлась плата и доставка?
  11. Всем доброго времени суток. Встала задача определения отношения С/Ш и SFDR для оцифрованного синусоидального сигнала. Частота сигнала может изменяться от 40кГц до 100кГц с шагом 3кГц, но во время дискретизации не меняется. Частота дискретизации равна 1МГц. После оцифровки мне доступен массив значений сигнала размерностью 8192. Думаю использовать спектральный метод измерения(книга Кестер-Аналого-цифровое преобразование). [attachment=74625:Screenshot___06.jpg] [attachment=74632:Screenshot___06_3.jpg] [attachment=74628:Screenshot___06_2.jpg] Мне не ясен один момент. Так как количество периодов накопленного для исследования сигнала не равно целому числу, то необходимо применять окно перед нахождением спектра, но это приведет к искажению всего спектра. Не подскажите ли как учитывать окно при нахождении С/Ш и SFDR, или есть другие методы?
  12. ЦитатаПоскольку Вам нужны относительные величины, то учет окна минимален, и сводится к тому, что амплитуду сигнала следует считать как среднеквадратичное от нескольких бинов в окрестности сигнала. Количество бинов определяется параметрами окна. Посмотрите, на каком бине амплитуда падает ниже требуемой точности, и считайте это границей. А что такое бин?
  13. Всем доброго времени суток. У меня возникла такая проблема. На плате со Spartan6 используется 4 штуки GTP Dual для передачи данных по SATA2 (и того 8 sata2 интерфейсов) и мне необходимо проверить правильность работы этих GTP а так же разводку дорожек от ПЛИС до SATA разъёмов. Делается это путём вставки заглушки в SATA разъёмы с закороченными TX на RX и передачи данных и их приём на скорости 2Гбс. Данные переданные должны совпадать с принятыми. На плате есть два дифференциальных клока (100 МГц), каждый на два GTP. Вот настройки ядра, которое я генерирую(часть настроек ядра я взял здесь http://forums.xilinx.com/t5/New-Users-Foru...on/m-p/222173): [attachment=69783:1.jpg] сделал тактирование каждого GTP от REFCLK0 [attachment=69784:2.jpg] Ну тут выбрал скорость. Так как проверяю чисто работу GTP, то кодирование не стал ставить [attachment=69785:3.jpg] [attachment=69786:4.jpg] Использую буферы и тактирование от REFCLKOUT [attachment=69787:5.jpg] Вот тут вопрос. Как я понял Comma Detection использкется для работы SATA устройств. Но так как мне необходимо проверить лишь работу GTP, то решил не использовать. Правильно ли я понимаю? [attachment=69788:6.jpg] параметры я скопировал по ссылке выше [attachment=69789:7.jpg] Генератор шума и его детектор не использую. OOB detection я понял что тоже нужен для работы SATA устройств, решил не ставить. [attachment=69790:8.jpg] параметры скопировал по ссылке выше [attachment=69791:9.jpg] Channel bonding не активно потому что не выбран OOB detection [attachment=69792:10.jpg] [attachment=69793:11.jpg] итог В итоге CoreGen сгенерировал тестовый проект, который я взял за основу. Смысл в том, что генерируется последовательность и сравнивается с принятыми обратно данными. То, что мне и нужно. При тестировании я решил воспользоваться внутренними loop цепями GTP. [attachment=69794:loop.jpg] При выборе loop1(Near-End PCS Loopback) тест проходит. При выборе loop2(Near-End PMA Loopback) тест не проходит, при этом складывается такое ощущение, что приёмник не находит даже синхрослова во входных данных. Знания в области GTP у меня сумбурные и почти никакие. Прошу специалистов в этой области глянуть на настройки и подсказать что не так. Главное подозрение у меня вызывает OOB и Channel bonding. На всякий приведу компонент GTP, сгенерированного CoreGen. Код    gtpa1_dual_i:GTPA1_DUAL     generic map     (         --_______________________ Simulation-Only Attributes ___________________         SIM_RECEIVER_DETECT_PASS    =>      (TRUE),         SIM_TX_ELEC_IDLE_LEVEL      =>      ("Z"),         SIM_VERSION                 =>      ("2.0"),         SIM_REFCLK0_SOURCE          =>      ("000"),         SIM_REFCLK1_SOURCE          =>      ("000"),         SIM_GTPRESET_SPEEDUP        =>      (TILE_SIM_GTPRESET_SPEEDUP),         CLK25_DIVIDER_0             =>      (TILE_CLK25_DIVIDER_0),         CLK25_DIVIDER_1             =>      (TILE_CLK25_DIVIDER_1),         PLL_DIVSEL_FB_0             =>      (TILE_PLL_DIVSEL_FB_0),         PLL_DIVSEL_FB_1             =>      (TILE_PLL_DIVSEL_FB_1),           PLL_DIVSEL_REF_0            =>      (TILE_PLL_DIVSEL_REF_0),         PLL_DIVSEL_REF_1            =>      (TILE_PLL_DIVSEL_REF_1),                 --PLL Attributes         CLKINDC_B_0                             =>     (TRUE),         CLKRCV_TRST_0                           =>     (TRUE),         OOB_CLK_DIVIDER_0                       =>     (4),         PLL_COM_CFG_0                           =>     (x"21680a"),         PLL_CP_CFG_0                            =>     (x"00"),         PLL_RXDIVSEL_OUT_0                      =>     (1),         PLL_SATA_0                              =>     (FALSE),         PLL_SOURCE_0                            =>     (TILE_PLL_SOURCE_0),         PLL_TXDIVSEL_OUT_0                      =>     (1),         PLLLKDET_CFG_0                          =>     ("111"),        --         CLKINDC_B_1                             =>     (TRUE),         CLKRCV_TRST_1                           =>     (TRUE),         OOB_CLK_DIVIDER_1                       =>     (4),         PLL_COM_CFG_1                           =>     (x"21680a"),         PLL_CP_CFG_1                            =>     (x"00"),         PLL_RXDIVSEL_OUT_1                      =>     (1),         PLL_SATA_1                              =>     (FALSE),         PLL_SOURCE_1                            =>     (TILE_PLL_SOURCE_1),         PLL_TXDIVSEL_OUT_1                      =>     (1),         PLLLKDET_CFG_1                          =>     ("111"),         PMA_COM_CFG_EAST                        =>     (x"000008000"),         PMA_COM_CFG_WEST                        =>     (x"00000a000"),         TST_ATTR_0                              =>     (x"00000000"),         TST_ATTR_1                              =>     (x"00000000"),        --TX Interface Attributes         CLK_OUT_GTP_SEL_0                       =>     ("REFCLKPLL0"),         TX_TDCC_CFG_0                           =>     ("11"),         CLK_OUT_GTP_SEL_1                       =>     ("REFCLKPLL1"),         TX_TDCC_CFG_1                           =>     ("11"),        --TX Buffer and Phase Alignment Attributes         PMA_TX_CFG_0                            =>     (x"00082"),         TX_BUFFER_USE_0                         =>     (TRUE),         TX_XCLK_SEL_0                           =>     ("TXOUT"),         TXRX_INVERT_0                           =>     ("011"),         PMA_TX_CFG_1                            =>     (x"00082"),         TX_BUFFER_USE_1                         =>     (TRUE),         TX_XCLK_SEL_1                           =>     ("TXOUT"),         TXRX_INVERT_1                           =>     ("011"),        --TX Driver and OOB signalling Attributes         CM_TRIM_0                               =>     ("00"),         TX_IDLE_DELAY_0                         =>     ("011"),         CM_TRIM_1                               =>     ("00"),         TX_IDLE_DELAY_1                         =>     ("011"),        --TX PIPE/SATA Attributes         COM_BURST_VAL_0                         =>     ("0101"),         COM_BURST_VAL_1                         =>     ("0101"),        --RX Driver,OOB signalling,Coupling and Eq,CDR Attributes         AC_CAP_DIS_0                            =>     (FALSE),         OOBDETECT_THRESHOLD_0                   =>     ("110"),         PMA_CDR_SCAN_0                          =>     (x"6404040"),         PMA_RX_CFG_0                            =>     (x"05ce089"),         PMA_RXSYNC_CFG_0                        =>     (x"00"),         RCV_TERM_GND_0                          =>     (FALSE),         RCV_TERM_VTTRX_0                        =>     (TRUE),         RXEQ_CFG_0                              =>     ("01111011"),         TERMINATION_CTRL_0                      =>     ("10100"),         TERMINATION_OVRD_0                      =>     (FALSE),         TX_DETECT_RX_CFG_0                      =>     (x"1832"),         AC_CAP_DIS_1                            =>     (FALSE),         OOBDETECT_THRESHOLD_1                   =>     ("110"),         PMA_CDR_SCAN_1                          =>     (x"6404040"),         PMA_RX_CFG_1                            =>     (x"05ce089"),         PMA_RXSYNC_CFG_1                        =>     (x"00"),         RCV_TERM_GND_1                          =>     (FALSE),         RCV_TERM_VTTRX_1                        =>     (TRUE),         RXEQ_CFG_1                              =>     ("01111011"),         TERMINATION_CTRL_1                      =>     ("10100"),         TERMINATION_OVRD_1                      =>     (FALSE),         TX_DETECT_RX_CFG_1                      =>     (x"1832"),        --PRBS Detection Attributes         RXPRBSERR_LOOPBACK_0                    =>     ('0'),         RXPRBSERR_LOOPBACK_1                    =>     ('0'),        --Comma Detection and Alignment Attributes         ALIGN_COMMA_WORD_0                      =>     (1),         COMMA_10B_ENABLE_0                      =>     ("1111111111"),         DEC_MCOMMA_DETECT_0                     =>     (FALSE),         DEC_PCOMMA_DETECT_0                     =>     (FALSE),         DEC_VALID_COMMA_ONLY_0                  =>     (FALSE),         MCOMMA_10B_VALUE_0                      =>     ("1010000011"),         MCOMMA_DETECT_0                         =>     (TRUE),         PCOMMA_10B_VALUE_0                      =>     ("0101111100"),         PCOMMA_DETECT_0                         =>     (TRUE),         RX_SLIDE_MODE_0                         =>     ("PCS"),         ALIGN_COMMA_WORD_1                      =>     (1),         COMMA_10B_ENABLE_1                      =>     ("1111111111"),         DEC_MCOMMA_DETECT_1                     =>     (FALSE),         DEC_PCOMMA_DETECT_1                     =>     (FALSE),         DEC_VALID_COMMA_ONLY_1                  =>     (FALSE),         MCOMMA_10B_VALUE_1                      =>     ("1010000011"),         MCOMMA_DETECT_1                         =>     (TRUE),         PCOMMA_10B_VALUE_1                      =>     ("0101111100"),         PCOMMA_DETECT_1                         =>     (TRUE),         RX_SLIDE_MODE_1                         =>     ("PCS"),        --RX Loss-of-sync State Machine Attributes         RX_LOS_INVALID_INCR_0                   =>     (8),         RX_LOS_THRESHOLD_0                      =>     (128),         RX_LOSS_OF_SYNC_FSM_0                   =>     (FALSE),         RX_LOS_INVALID_INCR_1                   =>     (8),         RX_LOS_THRESHOLD_1                      =>     (128),         RX_LOSS_OF_SYNC_FSM_1                   =>     (FALSE),        --RX Elastic Buffer and Phase alignment Attributes         RX_BUFFER_USE_0                         =>     (TRUE),         RX_EN_IDLE_RESET_BUF_0                  =>     (TRUE),         RX_IDLE_HI_CNT_0                        =>     ("1000"),         RX_IDLE_LO_CNT_0                        =>     ("0000"),         RX_XCLK_SEL_0                           =>     ("RXREC"),         RX_BUFFER_USE_1                         =>     (TRUE),         RX_EN_IDLE_RESET_BUF_1                  =>     (TRUE),         RX_IDLE_HI_CNT_1                        =>     ("1000"),         RX_IDLE_LO_CNT_1                        =>     ("0000"),         RX_XCLK_SEL_1                           =>     ("RXREC"),        --Clock Correction Attributes         CLK_COR_ADJ_LEN_0                       =>     (1),         CLK_COR_DET_LEN_0                       =>     (1),         CLK_COR_INSERT_IDLE_FLAG_0              =>     (FALSE),         CLK_COR_KEEP_IDLE_0                     =>     (FALSE),         CLK_COR_MAX_LAT_0                       =>     (18),         CLK_COR_MIN_LAT_0                       =>     (16),         CLK_COR_PRECEDENCE_0                    =>     (TRUE),         CLK_COR_REPEAT_WAIT_0                   =>     (0),         CLK_COR_SEQ_1_1_0                       =>     ("0000000000"),         CLK_COR_SEQ_1_2_0                       =>     ("0000000000"),         CLK_COR_SEQ_1_3_0                       =>     ("0000000000"),         CLK_COR_SEQ_1_4_0                       =>     ("0000000000"),         CLK_COR_SEQ_1_ENABLE_0                  =>     ("0000"),         CLK_COR_SEQ_2_1_0                       =>     ("0000000000"),         CLK_COR_SEQ_2_2_0                       =>     ("0000000000"),         CLK_COR_SEQ_2_3_0                       =>     ("0000000000"),         CLK_COR_SEQ_2_4_0                       =>     ("0000000000"),         CLK_COR_SEQ_2_ENABLE_0                  =>     ("0000"),         CLK_COR_SEQ_2_USE_0                     =>     (FALSE),         CLK_CORRECT_USE_0                       =>     (FALSE),         RX_DECODE_SEQ_MATCH_0                   =>     (TRUE),         CLK_COR_ADJ_LEN_1                       =>     (1),         CLK_COR_DET_LEN_1                       =>     (1),         CLK_COR_INSERT_IDLE_FLAG_1              =>     (FALSE),         CLK_COR_KEEP_IDLE_1                     =>     (FALSE),         CLK_COR_MAX_LAT_1                       =>     (18),         CLK_COR_MIN_LAT_1                       =>     (16),         CLK_COR_PRECEDENCE_1                    =>     (TRUE),         CLK_COR_REPEAT_WAIT_1                   =>     (0),         CLK_COR_SEQ_1_1_1                       =>     ("0000000000"),         CLK_COR_SEQ_1_2_1                       =>     ("0000000000"),         CLK_COR_SEQ_1_3_1                       =>     ("0000000000"),         CLK_COR_SEQ_1_4_1                       =>     ("0000000000"),         CLK_COR_SEQ_1_ENABLE_1                  =>     ("0000"),         CLK_COR_SEQ_2_1_1                       =>     ("0000000000"),         CLK_COR_SEQ_2_2_1                       =>     ("0000000000"),         CLK_COR_SEQ_2_3_1                       =>     ("0000000000"),         CLK_COR_SEQ_2_4_1                       =>     ("0000000000"),         CLK_COR_SEQ_2_ENABLE_1                  =>     ("0000"),         CLK_COR_SEQ_2_USE_1                     =>     (FALSE),         CLK_CORRECT_USE_1                       =>     (FALSE),         RX_DECODE_SEQ_MATCH_1                   =>     (TRUE),        --Channel Bonding Attributes         CHAN_BOND_1_MAX_SKEW_0                  =>     (1),         CHAN_BOND_2_MAX_SKEW_0                  =>     (1),         CHAN_BOND_KEEP_ALIGN_0                  =>     (FALSE),         CHAN_BOND_SEQ_1_1_0                     =>     ("0000000000"),         CHAN_BOND_SEQ_1_2_0                     =>     ("0000000000"),         CHAN_BOND_SEQ_1_3_0                     =>     ("0000000000"),         CHAN_BOND_SEQ_1_4_0                     =>     ("0000000000"),         CHAN_BOND_SEQ_1_ENABLE_0                =>     ("0000"),         CHAN_BOND_SEQ_2_1_0                     =>     ("0000000000"),         CHAN_BOND_SEQ_2_2_0                     =>     ("0000000000"),         CHAN_BOND_SEQ_2_3_0                     =>     ("0000000000"),         CHAN_BOND_SEQ_2_4_0                     =>     ("0000000000"),         CHAN_BOND_SEQ_2_ENABLE_0                =>     ("0000"),         CHAN_BOND_SEQ_2_USE_0                   =>     (FALSE),         CHAN_BOND_SEQ_LEN_0                     =>     (1),         RX_EN_MODE_RESET_BUF_0                  =>     (TRUE),         CHAN_BOND_1_MAX_SKEW_1                  =>     (1),         CHAN_BOND_2_MAX_SKEW_1                  =>     (1),         CHAN_BOND_KEEP_ALIGN_1                  =>     (FALSE),         CHAN_BOND_SEQ_1_1_1                     =>     ("0000000000"),         CHAN_BOND_SEQ_1_2_1                     =>     ("0000000000"),         CHAN_BOND_SEQ_1_3_1                     =>     ("0000000000"),         CHAN_BOND_SEQ_1_4_1                     =>     ("0000000000"),         CHAN_BOND_SEQ_1_ENABLE_1                =>     ("0000"),         CHAN_BOND_SEQ_2_1_1                     =>     ("0000000000"),         CHAN_BOND_SEQ_2_2_1                     =>     ("0000000000"),         CHAN_BOND_SEQ_2_3_1                     =>     ("0000000000"),         CHAN_BOND_SEQ_2_4_1                     =>     ("0000000000"),         CHAN_BOND_SEQ_2_ENABLE_1                =>     ("0000"),         CHAN_BOND_SEQ_2_USE_1                   =>     (FALSE),         CHAN_BOND_SEQ_LEN_1                     =>     (1),         RX_EN_MODE_RESET_BUF_1                  =>     (TRUE),        --RX PCI Express Attributes         CB2_INH_CC_PERIOD_0                     =>     (8),         CDR_PH_ADJ_TIME_0                       =>     ("01010"),         PCI_EXPRESS_MODE_0                      =>     (FALSE),         RX_EN_IDLE_HOLD_CDR_0                   =>     (FALSE),         RX_EN_IDLE_RESET_FR_0                   =>     (TRUE),         RX_EN_IDLE_RESET_PH_0                   =>     (TRUE),         RX_STATUS_FMT_0                         =>     ("SATA"),         TRANS_TIME_FROM_P2_0                    =>     (x"03c"),         TRANS_TIME_NON_P2_0                     =>     (x"19"),         TRANS_TIME_TO_P2_0                      =>     (x"064"),         CB2_INH_CC_PERIOD_1                     =>     (8),         CDR_PH_ADJ_TIME_1                       =>     ("01010"),         PCI_EXPRESS_MODE_1                      =>     (FALSE),         RX_EN_IDLE_HOLD_CDR_1                   =>     (FALSE),         RX_EN_IDLE_RESET_FR_1                   =>     (TRUE),         RX_EN_IDLE_RESET_PH_1                   =>     (TRUE),         RX_STATUS_FMT_1                         =>     ("SATA"),         TRANS_TIME_FROM_P2_1                    =>     (x"03c"),         TRANS_TIME_NON_P2_1                     =>     (x"19"),         TRANS_TIME_TO_P2_1                      =>     (x"064"),        --RX SATA Attributes         SATA_BURST_VAL_0                        =>     ("100"),         SATA_IDLE_VAL_0                         =>     ("100"),         SATA_MAX_BURST_0                        =>     (7),         SATA_MAX_INIT_0                         =>     (22),         SATA_MAX_WAKE_0                         =>     (7),         SATA_MIN_BURST_0                        =>     (4),         SATA_MIN_INIT_0                         =>     (12),         SATA_MIN_WAKE_0                         =>     (4),         SATA_BURST_VAL_1                        =>     ("100"),         SATA_IDLE_VAL_1                         =>     ("100"),         SATA_MAX_BURST_1                        =>     (7),         SATA_MAX_INIT_1                         =>     (22),         SATA_MAX_WAKE_1                         =>     (7),         SATA_MIN_BURST_1                        =>     (4),         SATA_MIN_INIT_1                         =>     (12),         SATA_MIN_WAKE_1                         =>     (4)     )     port map     (         ------------------------ Loopback and Powerdown Ports ----------------------         LOOPBACK0                       =>      LOOPBACK0_IN,         LOOPBACK1                       =>      LOOPBACK1_IN,         RXPOWERDOWN0                    =>      tied_to_ground_vec_i(1 downto 0),         RXPOWERDOWN1                    =>      tied_to_ground_vec_i(1 downto 0),         TXPOWERDOWN0                    =>      tied_to_ground_vec_i(1 downto 0),         TXPOWERDOWN1                    =>      tied_to_ground_vec_i(1 downto 0),         --------------------------------- PLL Ports --------------------------------         CLK00                           =>      CLK00_IN,         CLK01                           =>      CLK01_IN,         CLK10                           =>      tied_to_ground_i,         CLK11                           =>      tied_to_ground_i,         CLKINEAST0                      =>      tied_to_ground_i,         CLKINEAST1                      =>      tied_to_ground_i,         CLKINWEST0                      =>      tied_to_ground_i,         CLKINWEST1                      =>      tied_to_ground_i,         GCLK00                          =>      tied_to_ground_i,         GCLK01                          =>      tied_to_ground_i,         GCLK10                          =>      tied_to_ground_i,         GCLK11                          =>      tied_to_ground_i,         GTPRESET0                       =>      GTPRESET0_IN,         GTPRESET1                       =>      GTPRESET1_IN,         GTPTEST0                        =>      "00010000",         GTPTEST1                        =>      "00010000",         INTDATAWIDTH0                   =>      tied_to_ground_i,         INTDATAWIDTH1                   =>      tied_to_ground_i,         PLLCLK00                        =>      tied_to_ground_i,         PLLCLK01                        =>      tied_to_ground_i,         PLLCLK10                        =>      tied_to_ground_i,         PLLCLK11                        =>      tied_to_ground_i,         PLLLKDET0                       =>      PLLLKDET0_OUT,         PLLLKDET1                       =>      PLLLKDET1_OUT,         PLLLKDETEN0                     =>      tied_to_vcc_i,         PLLLKDETEN1                     =>      tied_to_vcc_i,         PLLPOWERDOWN0                   =>      tied_to_ground_i,         PLLPOWERDOWN1                   =>      tied_to_ground_i,         REFCLKOUT0                      =>      open,         REFCLKOUT1                      =>      open,         REFCLKPLL0                      =>      open,         REFCLKPLL1                      =>      open,         REFCLKPWRDNB0                   =>      tied_to_vcc_i,         REFCLKPWRDNB1                   =>      tied_to_vcc_i,         REFSELDYPLL0                    =>      tied_to_ground_vec_i(2 downto 0),         REFSELDYPLL1                    =>      tied_to_ground_vec_i(2 downto 0),         RESETDONE0                      =>      RESETDONE0_OUT,         RESETDONE1                      =>      RESETDONE1_OUT,         TSTCLK0                         =>      tied_to_ground_i,         TSTCLK1                         =>      tied_to_ground_i,         TSTIN0                          =>      tied_to_ground_vec_i(11 downto 0),         TSTIN1                          =>      tied_to_ground_vec_i(11 downto 0),         TSTOUT0                         =>      open,         TSTOUT1                         =>      open,         ----------------------- Receive Ports - 8b10b Decoder ----------------------         RXCHARISCOMMA0                  =>      open,         RXCHARISCOMMA1                  =>      open,         RXCHARISK0                      =>      open,         RXCHARISK1                      =>      open,         RXDEC8B10BUSE0                  =>      tied_to_ground_i,         RXDEC8B10BUSE1                  =>      tied_to_ground_i,         RXDISPERR0                      =>      open,         RXDISPERR1                      =>      open,         RXNOTINTABLE0                   =>      open,         RXNOTINTABLE1                   =>      open,         RXRUNDISP0                      =>      open,         RXRUNDISP1                      =>      open,         USRCODEERR0                     =>      tied_to_ground_i,         USRCODEERR1                     =>      tied_to_ground_i,         ---------------------- Receive Ports - Channel Bonding ---------------------         RXCHANBONDSEQ0                  =>      open,         RXCHANBONDSEQ1                  =>      open,         RXCHANISALIGNED0                =>      open,         RXCHANISALIGNED1                =>      open,         RXCHANREALIGN0                  =>      open,         RXCHANREALIGN1                  =>      open,         RXCHBONDI                       =>      tied_to_ground_vec_i(2 downto 0),         RXCHBONDMASTER0                 =>      tied_to_ground_i,         RXCHBONDMASTER1                 =>      tied_to_ground_i,         RXCHBONDO                       =>      open,         RXCHBONDSLAVE0                  =>      tied_to_ground_i,         RXCHBONDSLAVE1                  =>      tied_to_ground_i,         RXENCHANSYNC0                   =>      tied_to_ground_i,         RXENCHANSYNC1                   =>      tied_to_ground_i,         ---------------------- Receive Ports - Clock Correction --------------------         RXCLKCORCNT0                    =>      open,         RXCLKCORCNT1                    =>      open,         --------------- Receive Ports - Comma Detection and Alignment --------------         RXBYTEISALIGNED0                =>      open,         RXBYTEISALIGNED1                =>      open,         RXBYTEREALIGN0                  =>      open,         RXBYTEREALIGN1                  =>      open,         RXCOMMADET0                     =>      open,         RXCOMMADET1                     =>      open,         RXCOMMADETUSE0                  =>      tied_to_ground_i,         RXCOMMADETUSE1                  =>      tied_to_ground_i,         RXENMCOMMAALIGN0                =>      tied_to_ground_i,         RXENMCOMMAALIGN1                =>      tied_to_ground_i,         RXENPCOMMAALIGN0                =>      tied_to_ground_i,         RXENPCOMMAALIGN1                =>      tied_to_ground_i,         RXSLIDE0                        =>      tied_to_ground_i,         RXSLIDE1                        =>      tied_to_ground_i,         ----------------------- Receive Ports - PRBS Detection ---------------------         PRBSCNTRESET0                   =>      tied_to_ground_i,         PRBSCNTRESET1                   =>      tied_to_ground_i,         RXENPRBSTST0                    =>      tied_to_ground_vec_i(2 downto 0),         RXENPRBSTST1                    =>      tied_to_ground_vec_i(2 downto 0),         RXPRBSERR0                      =>      open,         RXPRBSERR1                      =>      open,         ------------------- Receive Ports - RX Data Path interface -----------------         RXDATA0                         =>      rxdata0_i,         RXDATA1                         =>      rxdata1_i,         RXDATAWIDTH0                    =>      "10",         RXDATAWIDTH1                    =>      "10",         RXRECCLK0                       =>      open,         RXRECCLK1                       =>      open,         RXRESET0                        =>      RXRESET0_IN,         RXRESET1                        =>      RXRESET1_IN,         RXUSRCLK0                       =>      RXUSRCLK0_IN,         RXUSRCLK1                       =>      RXUSRCLK1_IN,         RXUSRCLK20                      =>      RXUSRCLK20_IN,         RXUSRCLK21                      =>      RXUSRCLK21_IN,         ------- Receive Ports - RX Driver,OOB signalling,Coupling and Eq.,CDR ------         GATERXELECIDLE0                 =>      tied_to_ground_i,         GATERXELECIDLE1                 =>      tied_to_ground_i,         IGNORESIGDET0                   =>      tied_to_ground_i,         IGNORESIGDET1                   =>      tied_to_ground_i,         RCALINEAST                      =>      tied_to_ground_vec_i(4 downto 0),         RCALINWEST                      =>      tied_to_ground_vec_i(4 downto 0),         RCALOUTEAST                     =>      open,         RCALOUTWEST                     =>      open,         RXCDRRESET0                     =>      RXCDRRESET0_IN,         RXCDRRESET1                     =>      RXCDRRESET1_IN,         RXELECIDLE0                     =>      open,         RXELECIDLE1                     =>      open,         RXEQMIX0                        =>      RXEQMIX0_IN,         RXEQMIX1                        =>      RXEQMIX1_IN,         RXN0                            =>      RXN0_IN,         RXN1                            =>      RXN1_IN,         RXP0                            =>      RXP0_IN,         RXP1                            =>      RXP1_IN,         ----------- Receive Ports - RX Elastic Buffer and Phase Alignment ----------         RXBUFRESET0                     =>      RXBUFRESET0_IN,         RXBUFRESET1                     =>      RXBUFRESET1_IN,         RXBUFSTATUS0                    =>      RXBUFSTATUS0_OUT,         RXBUFSTATUS1                    =>      RXBUFSTATUS1_OUT,         RXENPMAPHASEALIGN0              =>      tied_to_ground_i,         RXENPMAPHASEALIGN1              =>      tied_to_ground_i,         RXPMASETPHASE0                  =>      tied_to_ground_i,         RXPMASETPHASE1                  =>      tied_to_ground_i,         RXSTATUS0                       =>      RXSTATUS0_OUT,         RXSTATUS1                       =>      RXSTATUS1_OUT,         --------------- Receive Ports - RX Loss-of-sync State Machine --------------         RXLOSSOFSYNC0                   =>      open,         RXLOSSOFSYNC1                   =>      open,         -------------- Receive Ports - RX Pipe Control for PCI Express -------------         PHYSTATUS0                      =>      open,         PHYSTATUS1                      =>      open,         RXVALID0                        =>      open,         RXVALID1                        =>      open,         -------------------- Receive Ports - RX Polarity Control -------------------         RXPOLARITY0                     =>      tied_to_ground_i,         RXPOLARITY1                     =>      tied_to_ground_i,         ------------- Shared Ports - Dynamic Reconfiguration Port (DRP) ------------         DADDR                           =>      tied_to_ground_vec_i(7 downto 0),         DCLK                            =>      tied_to_ground_i,         DEN                             =>      tied_to_ground_i,         DI                              =>      tied_to_ground_vec_i(15 downto 0),         DRDY                            =>      open,         DRPDO                           =>      open,         DWE                             =>      tied_to_ground_i,         ---------------------------- TX/RX Datapath Ports --------------------------         GTPCLKFBEAST                    =>      open,         GTPCLKFBSEL0EAST                =>      "10",         GTPCLKFBSEL0WEST                =>      "00",         GTPCLKFBSEL1EAST                =>      "11",         GTPCLKFBSEL1WEST                =>      "01",         GTPCLKFBWEST                    =>      open,         GTPCLKOUT0                      =>      GTPCLKOUT0_OUT,         GTPCLKOUT1                      =>      GTPCLKOUT1_OUT,         ------------------- Transmit Ports - 8b10b Encoder Control -----------------         TXBYPASS8B10B0                  =>      tied_to_ground_vec_i(3 downto 0),         TXBYPASS8B10B1                  =>      tied_to_ground_vec_i(3 downto 0),         TXCHARDISPMODE0                 =>      tied_to_ground_vec_i(3 downto 0),         TXCHARDISPMODE1                 =>      tied_to_ground_vec_i(3 downto 0),         TXCHARDISPVAL0                  =>      tied_to_ground_vec_i(3 downto 0),         TXCHARDISPVAL1                  =>      tied_to_ground_vec_i(3 downto 0),         TXCHARISK0                      =>      tied_to_ground_vec_i(3 downto 0),         TXCHARISK1                      =>      tied_to_ground_vec_i(3 downto 0),         TXENC8B10BUSE0                  =>      tied_to_ground_i,         TXENC8B10BUSE1                  =>      tied_to_ground_i,         TXKERR0                         =>      open,         TXKERR1                         =>      open,         TXRUNDISP0                      =>      open,         TXRUNDISP1                      =>      open,         --------------- Transmit Ports - TX Buffer and Phase Alignment -------------         TXBUFSTATUS0                    =>      TXBUFSTATUS0_OUT,         TXBUFSTATUS1                    =>      TXBUFSTATUS1_OUT,         TXENPMAPHASEALIGN0              =>      tied_to_ground_i,         TXENPMAPHASEALIGN1              =>      tied_to_ground_i,         TXPMASETPHASE0                  =>      tied_to_ground_i,         TXPMASETPHASE1                  =>      tied_to_ground_i,         ------------------ Transmit Ports - TX Data Path interface -----------------         TXDATA0                         =>      txdata0_i,         TXDATA1                         =>      txdata1_i,         TXDATAWIDTH0                    =>      "10",         TXDATAWIDTH1                    =>      "10",         TXOUTCLK0                       =>      open,         TXOUTCLK1                       =>      open,         TXRESET0                        =>      TXRESET0_IN,         TXRESET1                        =>      TXRESET1_IN,         TXUSRCLK0                       =>      TXUSRCLK0_IN,         TXUSRCLK1                       =>      TXUSRCLK1_IN,         TXUSRCLK20                      =>      TXUSRCLK20_IN,         TXUSRCLK21                      =>      TXUSRCLK21_IN,         --------------- Transmit Ports - TX Driver and OOB signalling --------------         TXBUFDIFFCTRL0                  =>      "101",         TXBUFDIFFCTRL1                  =>      "101",         TXDIFFCTRL0                     =>      "0111",         TXDIFFCTRL1                     =>      "0111",         TXINHIBIT0                      =>      tied_to_ground_i,         TXINHIBIT1                      =>      tied_to_ground_i,         TXN0                            =>      TXN0_OUT,         TXN1                            =>      TXN1_OUT,         TXP0                            =>      TXP0_OUT,         TXP1                            =>      TXP1_OUT,         TXPREEMPHASIS0                  =>      "110",         TXPREEMPHASIS1                  =>      "110",         --------------------- Transmit Ports - TX PRBS Generator -------------------         TXENPRBSTST0                    =>      tied_to_ground_vec_i(2 downto 0),         TXENPRBSTST1                    =>      tied_to_ground_vec_i(2 downto 0),         TXPRBSFORCEERR0                 =>      tied_to_ground_i,         TXPRBSFORCEERR1                 =>      tied_to_ground_i,         -------------------- Transmit Ports - TX Polarity Control ------------------         TXPOLARITY0                     =>      tied_to_ground_i,         TXPOLARITY1                     =>      tied_to_ground_i,         ----------------- Transmit Ports - TX Ports for PCI Express ----------------         TXDETECTRX0                     =>      tied_to_ground_i,         TXDETECTRX1                     =>      tied_to_ground_i,         TXELECIDLE0                     =>      TXELECIDLE0_IN,         TXELECIDLE1                     =>      TXELECIDLE1_IN,         TXPDOWNASYNCH0                  =>      tied_to_ground_i,         TXPDOWNASYNCH1                  =>      tied_to_ground_i,         --------------------- Transmit Ports - TX Ports for SATA -------------------         TXCOMSTART0                     =>      TXCOMSTART0_IN,         TXCOMSTART1                     =>      TXCOMSTART1_IN,         TXCOMTYPE0                      =>      TXCOMTYPE0_IN,         TXCOMTYPE1                      =>      TXCOMTYPE1_IN     );
  14. Green_Smoke, спасибо за ответ и ссылку на литературу. Похоже что это действительно корреляционная функция шума на выходе фильтра с гауссовской АЧХ. Тогда у меня возникает вопрос, может кто подскажет как спроектировать гауссовский фильтр в matlab
  15. Всем доброго времени суток. Столкнулся в книге с таким значением стационарного гауссовского процесса: [attachment=73255:screenshot.gif] Подскажите пожалуйста откуда взялся множитель cos(w0*t) и какой необходимо выбирать частоту w0.
  16. ЦитатаВ каком контексте рассматриваете данный момент? Прошу прощения за введение в заблуждение. Данная формула описывает корреляционную функцию стационарного гауссовского шума. Но как мне известно формула не должна иметь множителя cos(w0*t), что это за шум тогда такой?
  17. Здравствуйте. Я работаю со Spartan6 и в моём проекте используется Microblaze. Необходимо, чтобы программа Microblaze исполнялась из DDR3 памяти. Я знаю, что для этого необходим Bootloader. Я использовал xapp482.exe для этого, при этом после загрузки ПЛИС из флешки программа не запускается вообще. Может кто подскажет инструкцию для создания прошивки с Bootloader без xapp482.exe. И вообще, не могли бы мне разъяснить что представляет из себя этот Bootloader, я где то читал, что его можно скачать в виде проекта для Microblaze, это так? Понимаю, что тема вроде уже разжёвана ранее в постах, но всё что написано там, никакого результат не принесло.
  18. Всем спасибо за ответы. xor.kruger, у меня вопрос. Сейчас мы используем сторонний загрузчик, при этом мы файл прошивки записываем в формате s19 а загрузчик храниться во флешке в формате bit. Правильно ли я понял что при использовании SrecBootloader файлы прошивки необходимо хранить во флешь в формате srec, и если да, то как перевести формат s19 в srec?
  19. Цитата(Andrew Su @ Nov 7 2012, 18:06) Добрый день. В каких 4-х не работает? Добрый день. Каждый передатчик имеет по два приёмопередатчика. Если считать с первого то не работает 3 5 6 8
  20. Доброго времени суток. В данный момент я занимаюсь тем, чтобы завести GTP для Spartan6 и последующую подачу сигналов с них на SATA разьём. Через них будет осуществляться коммутация нескольких устройств между собой. Схема подключения: [attachment=72300:shem.jpg] Настройки для всех 8 GTP выставляю следующие: 1 [attachment=72301:1.jpg] 2 [attachment=72302:2.jpg] 3 [attachment=72303:3.jpg] 4 [attachment=72304:4.jpg] 5 [attachment=72305:5.jpg] 6 [attachment=72306:6.jpg] 7 [attachment=72307:7.jpg] 8 [attachment=72308:8.jpg] 9 [attachment=72309:9.jpg] 10 [attachment=72310:10.jpg] 11 [attachment=72311:11.jpg] Подключать другие устройства через GTP пока нет возможности и для проверки платы, разводки и моих настроек заказчик настоял сделать заглушку из SATA кабеля(я его обрезал и запоял TX на RX) и посылать данные через эту заглушку. То что послали то и должны принять. При данной операции посланные данные не сходятся с принятыми в 4 из 8 передатчиков. При этом наблюдается такое явление что даже без заглушки некоторые передатчики начинают принимать какие то данные. Проект я беру тот, что сгенерировал core generator(example_design), так что с этим проблем быть не должно. Прошу посоветовать, корректные ли я выбрал настройки для передатчиков и должно ли вообще в принципе работать моя самопальная заглушка, очень смущает что на 4 из 8 она работает замечательно. Отдельно хочется спросить как необходимо выбирать источники тактового сигнала для TX и RX(скрин. 4)
  21. direct программирование флешки можно произвести только ISE 11.1 и старее. Подключите JTAG кабель к разьёму идущему к ПЛИС и iMPACT увидит эту флешку, подключённую к ПЛИС. Дальнейшее программирование не составляет труда.
  22. Здравствуйте. Не уверен в ту ли ветку пишу, но вроде мне к вам). Встала задача посчитать математическое ожидание и ковариационную функцию следующей функции: [attachment=71183:__________.jpg] Прошу помощи, как считаются данные характеристики функции. Заранее спасибо.
  23. А не надо ли рассматривать несколько случаев, для разных значений сигнал/шум? Ведь ВАХ диода нелинейная
  24. Всем доброго времени суток. Точно не знаю, правильно ли выбрал ветку форума,прошу не ругайтесь. Встала у меня задача анализа схемы, схематично набросанной на рисунке ниже [attachment=70474:screenshot.gif] Генератор (G) вырабатывает идеальный синус с частотой 50 МГц. Далее сигнал проходит через нелинейный элемент (НЭ) в качестве которого выступает обычный диод. Сигнал на выходе проходит через полосовой фильтр отфильтровывая вторую гармонику сигнала с выхода НЭ. Фильтр имеет полосу пропускания от 80 до 120 МГц. Собственно представлена простая схема умножителя частоты на 2. Как видно из схемы исходный синусоидальный сигнал складывается с белым шумом (БШ) и мне необходим просчитать зависимость дисперсии выходного фазового шума на выходе (Ф) от дисперсии входного аддитивного шума на входе (НЭ). Прошу совета может кто подскажет как это делать или посоветует что почитать по этому вопросу. Спасибо.
  25. Спасибо, Dr.Drew за подробное объяснение. Всёже не подскажите где лучше про это почитать? Цитатакстати, ограничения по полосе входного белого шума есть, как собираетесь считать его дисперсию Всё это пока на стадии идеального моделирования в Matlab. Шум задаю при помощи функции NORMRND. ЦитатаА дальше можно делать всё, что угодно, в том числе, расчитать дисперсию шума в полосе 80-120 МГц Прошу прощения, а как это можно пересчитать?