Jump to content

    

Koluchiy

Свой
 View Profile  See their activity

  • Content Count

    1016

  • Joined

  • Last visited

Topics posted by Koluchiy

  1.  

    uC/OSII: память

    By Koluchiy, in uC/OS-II

    • 9 replies
    • 5696 views
  2.  

    Надо в ПЛИС сжать поток сырых данных с АЦП 1 2

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 24 replies
    • 3708 views
  3.  

    Kintex индустриальный плохо себя ведет при -40 1 2

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 28 replies
    • 3165 views
  4.  

    Подскажите, как бороть времянки в Xilinx? 1 2 3

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 42 replies
    • 2325 views
  5.  

    Ethernet: насколько распространена поддержка Flow control? 1 2

    By Koluchiy, in Fast Ethernet/Gigabit Ethernet/FibreChannel

    • 22 replies
    • 2245 views
  6.  

    Нужно сделать проект, максимально загружающий ПЛИС

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 10 replies
    • 2233 views
  7.  

    Ищу работу - разработчик FPGA и др.

    By Koluchiy, in Ищу работу

    • 8 replies
    • 2116 views
  8.  

    Иерархическая система Microblaze в EDK 1 2

    By Koluchiy, in Системы на ПЛИС - System on a Programmable Chip (SoPC)

    • 15 replies
    • 1968 views
  9.  

    Документация на "прошивку" ПЛИС - что, как? 1 2

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 27 replies
    • 1849 views
  10.  

    Констрейны на глобальные сигналы: как правильно? 1 2 3

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 38 replies
    • 1720 views
  11.  

    Залежи относительно современных микросхем

    By Koluchiy, in Продам

    • 10 replies
    • 1687 views
  12.  

    Цепочки JTAG из разных семейств Xilinx 1 2

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 15 replies
    • 1619 views
  13.  

    Vivado 2016.4

    By Koluchiy, in Среды разработки - обсуждаем САПРы

    • 10 replies
    • 1550 views
  14.  

    Непонятки в Xilinx ISE

    By Koluchiy, in Среды разработки - обсуждаем САПРы

    • 13 replies
    • 1547 views
  15.  

    Симуляция IP-ядер Altera в Modelsim - как? 1 2

    By Koluchiy, in Среды разработки - обсуждаем САПРы

    • 26 replies
    • 1533 views
  16.  

    While, однако... 1 2

    By Koluchiy, in Языки проектирования на ПЛИС (FPGA)

    • 29 replies
    • 1508 views
  17.  

    Симуляция DDRx контроллеров в Altera

    By Koluchiy, in Среды разработки - обсуждаем САПРы

    • 12 replies
    • 1475 views
  18.  

    Как правильно написать task automatic на System Verilog

    By Koluchiy, in Языки проектирования на ПЛИС (FPGA)

    • 8 replies
    • 1394 views
  19.  

    Помогите подобрать отладочную плату под Stratix 1 2

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 26 replies
    • 1305 views
  20.  

    ? по симуляции NIOS в ModelSim 1 2

    By Koluchiy, in Системы на ПЛИС - System on a Programmable Chip (SoPC)

    • 16 replies
    • 1271 views
  21.  

    ? по констрейнам для Xilinx 1 2

    By Koluchiy, in Работаем с ПЛИС, области применения, выбор

    • 19 replies
    • 1248 views
  22.  

    Verilog и generat'ы 1 2

    By Koluchiy, in Языки проектирования на ПЛИС (FPGA)

    • 20 replies
    • 1149 views
  23.  

    Несколько Xilinx в одной JTAG-цепочке

    By Koluchiy, in Системы на ПЛИС - System on a Programmable Chip (SoPC)

    • 2 replies
    • 1115 views
  24.  

    Как работать со строками названий файлов

    By Koluchiy, in Языки проектирования на ПЛИС (FPGA)

    • 5 replies
    • 1112 views
  25.  

    Можно ли сделать параметризуемый include?

    By Koluchiy, in Среды разработки - обсуждаем САПРы

    • 7 replies
    • 1061 views