Jump to content

    

Koluchiy

Свой
  • Content Count

    1016
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Koluchiy

  • Rank
    Профессионал

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

4405 profile views
  1. Здравствуйте, уважаемые гуру. Cyclone5, Quartus 18.0 (не Pro). Пишу констрейны для приемопередатчиков, типа set_instance_assignment -name XCVR_TX_PRE_EMP_1ST_POST_TAP 1 -to MY_OUTPUT_PIN_NAME Вопрос: как по результатам компиляции удостовериться, что констрейн применился? Resource property Editor на данный выход в значении "Preemphasis setting" выдает "-1" (притом что допустимый диапазон 0..31). Где искать правду?
  2. Пытаюсь редактировать IP-блок PLL в мегавизарде. Выдает ошибку, то-то там про библиотеки. Мегавизард не запускается.
  3. Под винду. В 18.0 невозможно редактировать параметры IP-блока PLL, только создавать заново. Есть ли этот баг в 18.1 Update 1?
  4. Граждане, а посоветуйте наиболее стабильно работающую версию Quartus STANDARD edition? 18.0, 18.1, 19.1 Cyclone V, Max 10.
  5. Насчет передаваемых данных каждый сам себе проверятор, а вот на тему целостности прошивки есть вполне себе штатные алгоритмы, проверяющие ее целостность. Можно их повключать и собирать статистику.
  6. Хозяин барин, но я бы такие вещи на аутсорс не отдавал. Только сотрудников в штат, и начинать с (сильно) более простых плат.
  7. Вот нашел, что с 19.3 ввели в Timing Analyzer команду report_logic_depth. Т.е. в более ранних версиях такой (или аналогичной) возможности нет?
  8. Здравствуйте, уважаемые. Скажите, как в Quartus узнать статистику по logic levels (logic depth)? Желательно после синтеза, ну или хоть как-нибудь. Пока нашел только как узнать logic levels в Timing Analyser'е для каждого индивидуального пути (Path report). Но хотелось бы именно статистику по данному параметру, без влияния длин цепей и тд.. Всем заранее спасибо!
  9. Блин, собирался написать, но чего-то забыл :-). Vivado 2019.1, Virtex Ultrascale+.
  10. Граждане, подскажите. Как на TCL проресетить FPGA? Т.е. сделать так, чтобы сконфигурированная FPGA была не сконфигурирована и, соответственно, совсем не работала. Нужно для снижения потребления/тепловыделения в случае аварий во время тестирования.
  11. Я тоже так хочу. Вот я и спрашиваю тех, кто знает - где настройка, которая позволяет это делать? Но у меня 18.2.
  12. Так приятно, когда тебе кто-то сочувствует :-). Какая связь схематика и текстового редактора? Что касается этих ваших Нотепадов, там тоже глюков к сожалению хватает.
  13. Забыл попросить обойтись без холиваров :). Моя тз состоит в том, чтобы использовать встроенный в среду редактор. Соответственно, вопрос про его настройки.