Перейти к содержанию

    

Koluchiy

Свой
  • Публикаций

    997
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Koluchiy

  • Звание
    Знающий

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Москва

Посетители профиля

4 028 просмотров профиля
  1. А всяких экономических-технологических-экологических частей в Германии нету? Я так помню, что потратил на них очень заметное время.
  2. Подскажите пожалуйста, как в Quartus посмотреть количество цепей, которое TimeQuest проанализировал для каждого клока? Не путать с fanout. Ну т.е. есть констрейн на клок (написан в .sdc или автоматически сгенеренный). Этот констрейн, взаимодействуя с другими констрейнами, распространяется на какое-то количество цепей. Например, часть цепей может быть под falsepath и не анализируется. Хочу знать, какое количество цепей все же анализируется. Нужно это для контроля ситуации, когда за счет неправильно написанных констрейнов может быть отменен анализ тех 100500 цепей, анализ которых отменять не планировалось. В ISE это можно было посмотреть по табличке, которую выдавал P&R в конце компиляции. В Vivado не помню где, но вроде тоже можно было. А как это посмотреть в Q18?
  3. В некоторые моменты платы начинают работать, т.е. видеться по JTAG. Потом прекращают. Какую-то закономерность обнаружить пока не удалось.
  4. Программаторы пробовали USB Blaster II и Ethernet Blaster II/ Частоту урезать пробовали до 6, результата нет. Все микросхемы одинаковые, не ES.
  5. Здравствуйте, уважаемые гуру. Спаяли платы на Arria 10. Включаем - по JTAG считывается какой-то странный код, F2EFF0DD . Поскольку код неверный, ничего не работает. Если залить ту же микросхему по схеме PS, она работает. Была предыстория: предыдущая ревизия этой же платы, где всё работает нормально. Основные изменения: 1) Питание ядра вместо 0.95 -> 0.9 вольт 2) Включение в цепочку JTAG еще одной микросхемы Altera (работает нормально). Впрочем, переконфигурация новых плат обратно - на 0.95 вольт и включение JTAG напрямую - ситуацию не изменило никак. Кто-нибудь сталкивался с подобным, или если есть идеи - велкам.
  6. Традиционный вопрос - сделали ли работу с partitions в Project Mode?
  7. Окей, буду прокачивать исусство телепатии.
  8. А констрейны на i/o как-то задавались?
  9. Как молоды мы были... Начните с попытки достучаться до микросхемы по JTAG.
  10. Есть два пути самурая, и каждый выбирает свой. Самый лучший инструмент - не тот, который самый лучший, а тот, которым лучше всего владеешь. Что касается холивара Альтера/Ксайлинкс, то лично у меня поведение одинаковое и там и там. Всё зависит от скоростной нагруженности проекта. Если он нагружен хорошо - компилятор без помощи разработчика будет лажать.
  11. Есть внешний тактовый, который при разводке заводится на глобал буффер, из-за чего возникает задержка, которая мне не нужна. Как запретить глобальный буфер для этого конкретного клока? Удобнее всего было бы использовать директиву синтезатора /*synthesis ... , но чего-то я не нашел нужной директивы... Q18Pro, если чо.
  12. Спрашивали, отвечаем: вопрос должен быть "не могли бы Вы добавить в своё IP-ядро поддержку V7"? Естественно, данный вопрос должен быть подкреплен соответствующими финансовыми вливаниями. Другое дело, если такая постановка вопроса отнимает Ваш хлеб. Тогда можно задавать разработчику вопросы типа "где документация". P.S. Когда переходил с V6 на K7, переписывать приходилось много. В основном, конечно, из-за прекращения поддержки PLB. Но из-за замены примитивов тоже.
  13. Поддерживаю предложение обратиться к разработчику. Вообще, довольно часто вижу в людях странное желание сначала сломать чужой код и совсем запутаться, а потом уже спросить того, кто этот код написал.
  14. Возможно, в корпусе под свич уже места не было - я не помню. Но скорее всего им было просто лень, а заказчик был настолько заколебан ихними фокусами, что не стал чего-то требовать в этом плане.