Перейти к содержанию

troiden

Свой
  • Публикаций

    108
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о troiden

  • Звание
    Частый гость
  • День рождения 25.07.1986

Контакты

  • Сайт
    http://
  • ICQ
    305688542

Информация

  • Город
    Москва
  1. Считать и сверять CRC. Никаких буферов там нет. У Xilinx данные на MAC должны приходить без разрывов. У Altera судя по даташиту на десятку (https://www.altera.com/en_US/pdfs/literature/ug/ug_32b_10g_ethernet_mac.pdf) тоже. Картинки Error Condition—Underflow.
  2. Цитата(krog @ Dec 1 2017, 23:20) Вот это уже ответ что надо А как в Vivado называется DDR3? Поиском что-то не могу найти. Ищите по ключевой аббревиатуре MIG.
  3. Кто уже посмотрел, поддержка QDR4 появилась?
  4. Цитата(egorman44 @ Mar 23 2015, 12:25) Здравствуйте многоуважаемые форумчане! Есть проект который использует MultiBoot. Хотелось бы узнать есть ли способ как-либо детектировать событие, когда ПЛИС хотела загрузиться с конфигурации 1 на конфигурацию 2 , но по каким-либо причинам это не получилось и вернулась на конфигурацию 1. Нашел такой регистр как STATUS. Вроде бы в нем присутствуют соответствующие флаги "Configuration Watchdog Timer expired" и "Post-configuration CRC check error", но к моему удивлению они уже установлены в лог.1 когда я их читаю после подачи питания, когда запускается конфигурация 1 , т.е. говорят о наличии ошибки. Подскажите может кто делал, в чем тут фокус ? Нечто подобное делалось для пятого Virtex. После включения питания грузилась резервная прошивка, она запускала загрузку боевой. Если происходил сбой по CRC или таймауту Watchdog, то грузилась обратно резервная. Чтобы система не зашла в бесконечный цикл, в резервной прошивке читался Boot History Status Register (BOOTSTS) через ICAP. В приложенном файле модуль, отвечающий за логику перезагрузки ПЛИСа. Может чем поможет
  5. Ситуация, когда надо погасить весь кристалл, значительно реже ситуации, когда надо погасить отдельный модуль. Для отдельного модуля GSR не поможет.
  6. А вот Xilinx не сответует использовать везде глобальный асинхронный сброс. Мол не дает использовать дополнительный вывод у тех триггеров ячейки, в которые этот ресет не заводится, и увеличивает количество занимаемых ресурсов. Ну и у некоторых элементов вообще нет входа асинхронного сброса.
  7. Цитата(GAYVER @ Nov 1 2014, 21:14) где брать лекарство )? Вроде бы оно абсолютно тоже, что и для остальных Vivado.
  8. Цитата(Sefo @ Oct 2 2014, 16:31) Этот квадратный корень есть хорошая такая ложка дегтя в бочке с медом при реализации БПФ на ПЛИС в том случае, если нельзя обойтись просто суммами квадратов для анализа учитывая, что корень квадратный функция монотонная. В проблеме квадратного корня вполне себе помогает CORDIC. Фактически ценой одного умножителя получаем готовую амплитуду из двух проекций.
  9. А практически у всех io задержка разная.
  10. Цитата(prig @ Jun 16 2014, 16:16) Для контроллера Zynq два режима (MAC и PHY) явным образом в документации не обозначены(UG585 (v1.7) February 11, 2014). Т.е., риски того, что они не залинкуются, вполне реальные. Можно ещё пошарить насчёт двух режимов в руководстве для программеров, но что-то я сомневаюсь... Значит прямое соединение отметаем раз нет полной уверенности. 1000BASE-X это идея, не рассматривали раньше подобный вариант. Цитата(doom13 @ Jun 16 2014, 16:56) Посмотрел, но что-то окончательного ответа на вопрос не нашёл, просто нельзя и всё? Ага, просто не поддерживается.
  11. Цитата(doom13 @ Jun 16 2014, 14:53) Что-то мне подсказывает, что ерунду пишут. Как работа RGMII может отличаться у разных устройств? Не может, всё стандартно! У PHY один из режимов проверки MAC Interface Loopback и проверяет работоспособность RGMII, он тоже тогда не должен работать?! Черт его знает... Вот тут тема поднималась: http://e2e.ti.com/support/arm/sitara_arm/f/791/t/262120.aspx
  12. Цитата(Mad_max @ Jun 16 2014, 13:55) Если, у вас два Цинка на одной плате, то наверное есть более разумный способ наладить взаимосвязь между армами. Такое извращение нужно для унификации и возможности масштабирования системы. Плюс программисты сказали, что им так даже проще, типа сделали проброс трафика и всё. Цитата(doom13 @ Jun 16 2014, 13:57) Если расстояние небольшое, то почему бы и нет. Вот и я не вижу причин для отказа, но например на форуме TI для AM3359 черным по белому пишут "Direct MAC-to-MAC connections are not a supported configuration.", а для DSP'шек уже таких ограничений нет. Не хотелось бы сделать плату и только потом узнать, что есть какие-то принципиальные невозможности.
  13. Есть задача гонять данные между двумя стоящими рядом Цинками через Ethernet. Возможно ли напрямую соединить их процессорные части по RGMII или же надо в любом случае ставить еще и микросхемы физики? Официальный форум так и не смог дать ответа.
  14. Цитата(ZASADA @ Feb 10 2014, 21:12) что-то в соседней теме я не заметил 12 тактов на деление. Оно не флоаты за 12 тактов делит, а целые 32-битные.
  15. Это вроде бы отчет после синтеза, он не учитывает как минимум реальные задержки на трассах между элементами. Хотите более-менее точных чисел - смотрите отчет после PAR.