Перейти к содержанию

    

Uree

Свой
  • Публикаций

    5 229
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Uree

  • Звание
    Знающий
  • День рождения 22.08.1975

Информация

  • Город
    Z. Gora

Посетители профиля

12 320 просмотров профиля
  1. Амбарелла с окружением делается и на 8 слоях, зачем 16?
  2. OrCAD. Техническая поддержка.

    Во-первых смените сетку с линий на на точки, уже почитабельнее станет: Options -> Preferences -> Grid Display и в Grid Style установить Dots а не Lines. Во-вторых посмотрите в настройки Wire: RMB -> Edit Wire Properties. Можно менять стиль, ширину(три фиксированных значения) и цвет. Увы, автоматом на всей схеме как сменить не знаю, возможно есть какой-то скрипт для этого.
  3. Горячая линия по САПР Cadence Allegro

    1. Проверьте опции Slide Etch и Stretch Etch на панели Option в операции Move. Если одна из них установлена - связи компонента при его перемещении будут гаснут. Почему - не знаю, но так оно работает. 2. Не совсем понял, что имеется в виду под "без фиксации конечной точки сегмента трассы/via в своей координате", но если надо двигать группу элементов, будь то компоненты/трассы/переходные/шейпы, так и делайте - создавайте ПКМ->Temp Group, добавляйте/убирайте из нее элементы(добавить просто кликом, убрать CTRL+клик), по завершению группировки ПКМ->Complete, выбрать точку привязки и крутить/двигать в нужное место. Чтобы при повороте группа крутилалсь как целое, режим точки привязки выбрать User Pick, иначе каждый элемент группы будет крутиться только вокруг собственной оси. Второй вариант перемещения компонента с трассами и ВИА, это определение этих отводов как фанаутов: меню Route -> Convert Fanout -> Mark. Фанауты считаются частью компонента и перемещаются вместе с ним как единое целое.
  4. Горячая линия по САПР Cadence Allegro

    А здесь не нужен доп. инструмент. На схеме делайте как угодно, а в плате объединять посредством шейпа меди, с добавленым к нему свойством Net_Short. В аргументах этого свойства должны быть указаны цепи, которые он замыкает.
  5. OrCAD 17.2 Allegro

    Если речь исключительно о моделировании, то я бы просто посоветовал внимательно посмотреть на LTSpice - бесплатный симулятор, де-факто стандартный на данное время для подобных задач. Подробностей не будет, ибо сам не пользую, но уже не в одной фирме видел, что используют именно его.
  6. VTT на DDR4

    Так и понимать - при двух или менее чипах памяти на одной шине адреса терминация может и не понадобиться. Но для того, чтобы в этом убедиться очень желательно промоделить дизайн. У меня был точно один дизайн с двумя чипами DDR3 работавший без терминации, и больше чем один с одиночными чипами.
  7. Судя по названиям DEVICE Вам нужно увеличить их длину. Причем и при генерации нетлиста из схематика и в самом РСВ редакторе. Полное название должно содержать в себе всю информацию о компоненте, примерно так: R_LO_R-RESC1005L-HX_1K0_1% C_LO_R-CAPC1608N-HX_10U/10V VD-SCHOTTKY_0_R-SOD2514N-HX_BAT43WS Как видно 31 символа по умолчанию для этого не достаточно.
  8. Нужна помощь в загрузке netlist в pcb

    Да, так не сработает. Каждый футпринт в аллегро состоит из двух файлов - .dra(файл для редактирования) и .psm(сгенерированый программой). Так вот - создаются и редактируются только файлы .dra, но не они видны в РСВ при размещении компонентов, а видны только те, вторые, сгенеренные. Поэтому если менять названия, то у обоих файлов одновременно, а проще открыть нужный "исходный" .dra и сохранить с новым именем, а .psm будет сгенерен автоматически, записан и доступен для размещения в РСВ.
  9. Нужна помощь в загрузке netlist в pcb

    "КОА" случайно не русскими буквами написано? Если да, то с этим тоже могут быть проблемы. Пробелы в поле device тоже вряд ли допустимы('CAPACITOR NON-POL_0_C0402_AVX_2'), хотя точно не скажу. Точно знаю, что свойcтво "Part Number" в РСВ не передается, в отличие от "Part_Number". И совсем не вижу проблемы во второй ошибке: Symbol 'C0805_AVX' used by RefDes C18 for device 'CAP_1_C0805_AVX_10.0'... Пробелов нет, русских символов тоже, запятых так же, а ошибка все-таки есть. Непонятно, что именно ему тут не нравится.
  10. Нужна помощь в загрузке netlist в pcb

    Загляните в содержимое файла pstchip.dat, это один из файлов нетлиста. Названия primitive в нем соответствуют device в РСВ, если не ошибаюсь.
  11. Нужна помощь в загрузке netlist в pcb

    А есть полный список Device из дизайна? Не знаю как кому(и софту тоже), а мне не нравится запятая в названии девайса...
  12. зачем нужен ODB++

    ODB++ provides an intelligent, single data-structure for transferring PCB designs into fabrication, assembly and test. Формат позволяет передать намного больше информации, чем просто графику для изготовления ПП - имена цепей с их импедансами, компоненты с их свойствами и позициями для монтажа, тестпойнты и их цепи для создания ICT фикстур - все в одном.
  13. CIS в помощь - оно как раз и предназначено для организации/хранения/использования атрибутов.
  14. На основе пользовательского атрибута правильнее всего. Бывают и выводные компоненты, которые можно монтировать автоматом и паять вместе с СМД.
  15. Параметры дифф пары

    Ищите в меню операцию Resize/Respace Diff Pair. В версии 16.6(у меня) она находится в Route->Unsupported Prototypes. Какая версия у Вас и где находится эта команда не знаю, но вряд ли ее выбросили в более новых изданиях. Есть еще один способ, но не уверен, что стабильно работает: если делать Slide уже проложенной пары сменив в констрейнах ее геометрию, то зазор между трассами меняет на всей длине. Правда предварительно нужно изменить ширину трасс, если необходимо.