Jump to content

    

vitzap

Участник
  • Content Count

    108
  • Joined

  • Last visited

Community Reputation

0 Обычный

1 Follower

About vitzap

  • Rank
    Частый гость
  • Birthday 08/18/1981

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

1178 profile views
  1. Если будете гнуть сами, учтите, что такие ножки любят обламываться у корпуса. "Колхозная" технология изгиба такая: прихватываем ножки узким пинцетом у самого корпуса, гнем вниз сразу все ножки о ровную поверхность. Потом прихватываем в месте после изгиба и гнем "наружу". Получается ступенька. Лишнее можно отрезать ножницами. А вообще на предприятиях применялась остнастка для формовки таких выводов. В некоторых случаях микросхемы еще на мастику приклеивались. Впрочем, если корпус прямо как на рисунке, можно не гнуть, а просто обрезать, но нужно учесть, что внизу микросхемы может быть металлизация.
  2. Тогда у вас в проекте появится еще один такт. В идеале его нужно будет описать в констрейнах.
  3. Кхм... вы видели спектр фазовых шумов PLL FPGA? Я не уверен, что трансивер вообще заведется от этого такта. И сдается мне, что "поверочная аппаратура" и однокристальный трансивер - так себе сочетание. Но это пока навскидку, почти голословное утверждение.
  4. Спасибо, помогло отключение подтяжки неиспользуемых пинов. Интрига в том, что эти пины с памятью и процессорной частью ну никаким боком не связаны. О, сколько нам открытий чудных...
  5. Добрый день. Выявилась следующая проблема: плата собственного изготовления с Zynq 7000, к ней подключена память DDR3L - 2 микросхемы 256Mx16, т.е. 1 ГБайт. Когда я прошиваю по JTAG отдельно процессорную систему (проект standalone Memory Test , bsp собрал на основе hardware platform, экспортированной из vivado), запись и чтение из памяти прекрасно работает, но нет данных с XADC. Прошиваем PL-часть, и из адресного пространства DDR3 читаются значения 0xFFFFFFFF. Однако XADC читается - "градусник" работает. Вопрос - что и почему может отваливаться. Проект, прошиваемый в PL содержит лишь процессорное ядро с выведенными сигналами DDR3 и FIXED_IO "наружу". Собрал аналогичный проект для отладки MyIr 7Z020 - такого эффекта не наблюдается. в плате собственного изготовления опорная частота PSCLK 50 Мгц, а не 33.3
  6. Когда к ядру прицеплено несколько прерываний, в файлах констант появляется несколько прерываний с индексами 0,1,2,3... Инициализировать также - например, Status = XScuGic_Connect(&intc, XPS_FPGA0_INT_ID, (Xil_InterruptHandler)IntHandler0, NULL); Status = XScuGic_Connect(&intc, XPS_FPGA1_INT_ID, (Xil_InterruptHandler)IntHandler1, NULL); XScuGic_Enable(&intc, XPS_FPGA0_INT_ID); XScuGic_Enable(&intc, XPS_FPGA1_INT_ID); Насчет приоритета - там вроде бы единый обработчик на все эти прерывания, и, в зависимости от индекса сработавшего прерывания, вызывается тот или иной пользовательский обработчик. Получается, прерывание с индексом 0 имеет наивысший приоритет. Это не точно - надо в исходниках покопаться, освежить в памяти.
  7. Каждое 2-е слово - инкремент младших 16 бит на 2. 099C-099E-09A0-09A2 Подлинней бы последовательность
  8. Если задача позволяет, очень просто сделать экспоненциально взвешенное скользящее среднее. https://ru.wikipedia.org/wiki/Скользящая_средняя Если a брать 1/2, 1/4, 1/8 и т.д.
  9. За рваную оптику рабочих премии лишать. Проинструктировать под роспись.
  10. Предположу, что за время, пока настраивается все это счастье, вполне можно ручками развести эту плату.
  11. Не должно. Откроется тогда, когда будет такт на ILA и вы нажмете Refresh Target. Скажу, что у меня тоже плата с Zynq без такта на PL, и я успешно работаю с логическим анализатором.
  12. Насколько я понимаю, никак. Да и работа PL части без инициализации проца в "реальной жизни" неосуществима - загрузкой PL занимается проц. Вы же не будете в реальном изделии грузить ПЛИС по JTAG?
  13. Для ILA не нужно независимого тактирования - ему просто нужен такт. Попробуйте после старта программы сделать Refresh Target в Hardware Manager-е. С другой стороны, если вам необходим независимый такт, то единственное решение - подать его на выводы PL.
  14. Опорная частота берется как раз с вывода PS_CLK. Автору скорей всего нужно активировать выход FCLK_CLK0: во-первых "поставить галочку", а во-вторых, выполнить в SDK код, который пишет эту "галочку" в нужный регистр. То есть пока программа не начала выполняться, такта не будет.