Jump to content

    

blackfin

Свой
  • Content Count

    3337
  • Joined

  • Last visited

Community Reputation

0 Обычный

About blackfin

  • Rank
    Гуру

Контакты

  • Сайт
    http://
  • ICQ
    0

Recent Profile Visitors

6800 profile views
  1. Да, виноват.. Поправил.. В голове уже крутились XAPP523 и XAPP585.. :)
  2. Я бы посоветовал почитать у Xilinx'а XAPP523. Возможно, удастся решить проблему одним счетчиком и одной FSM для определения значения младшего разряда. Нужно будет только воспроизвести в своей ПЛИС схему ISERDES в режиме OVERSAMPLING.
  3. Может, у ТС CPLD и никаких регулируемых задержек на входах триггеров нету.. Ну, вы же не от хорошей жизни понижаете частоту клока в два раза? Значит, можно предположить, что суммарное время "setup"+"hold" для каждого триггера больше времени периода 100 MHz клока. Но если подать один и тот же входной импульс на два триггера со сдвинутыми на 180 град. 50 MHz клоками, то вероятна ситуация, когда в одном триггере будет нарушено время "setup", а во втором триггере будет нарушено время "hold", в результате чего оба триггера окажутся в метастабильном состоянии из которого выйдут только на следующих фронтах своих 50 MHz клоков.. Как-то так, КМК..
  4. Это ничего не даст. Проблема в том, что после CDC, импульс остановки счетчика в ветке с положительном фронтом клока может прийти позже импульса остановки счетчика прошедшего такой же CDC, но в ветке с отрицательным фронтом клока. Так что точность будет +/- 1 импульс клока..
  5. А возможное появление метастабильных состояний связанное с нарушением временных параметров "setup" и "hold" как-то учитывается?
  6. На Digikey'е есть похожие резонаторы вместе с даташитами: ECS-1.536-12.5-13. Только мощность (DRIVE LEVEL) в своей схеме сначала посчитайте..
  7. То есть, во второй плисине все-таки есть 20*128 = 2,56 ГБ внутренней памяти??? :) Завидую.. :)
  8. Ну он же один такой.. Ну, максимум, четыре. А значит внутри PL все равно будет мультиплексор.. Кстати, это противоречит сказанному ранее: В 20-х Zynq'ах нету GTP..
  9. Ессно, не испортит.. :) Внутри PL памяти такого размера (20*128 МБ) нету просто физически. Значит, все 20 слейвов должны стоять снаружи Zynq'а. Но вывести наружу 20 отдельных 27-ми битных шины адреса и 20 отдельных 32-х битных шины данных не даст корпус Zynq'а. Потому как для этого нужно 20*(27+32) = 1180 проводов.. Значит, снаружи все слейвы придется сажать на общую шину, а значит мультиплексирование и постраничный доступ из PS неизбежны.. :)
  10. А вам нужен именно рандомный доступ "по младшим битам адреса" каждого слейва? Или нужно просто закачать в слейв большой массив данных по последовательным адресам? Если второе, то счетчик адресов можно сделать в самом слейве, а в PS использовать FIXED bursts. Ну и здравый смысл подсказывает, что не царское это дело процессором записывать массивы такого размера. Для этого существует DMA.
  11. Любой DSP справится: Если хочется декодировать в реал-тайме, то нужен DSP, который делает FFT на 256 точек за 26 ms: