Jump to content

    

blackfin

Свой
  • Content Count

    3203
  • Joined

  • Last visited

Community Reputation

0 Обычный

About blackfin

  • Rank
    Гуру

Контакты

  • Сайт
    http://
  • ICQ
    0

Recent Profile Visitors

6365 profile views
  1. Вот, любопытно, а Matlab/Simulink уже научились считать на Virtex'ах БПФ от 4096 комплексных семплов за 7 мкс?
  2. Не вопрос! XC7A200T-2SBG484I имеет размер: 19*19 мм. Четыре штуки (с учетом зазора 2 мм) можно "воткнуть" в квадрат размером: 40*40 мм. XC7VX690T-2FFG1930I имеет размер: 45*45 мм. Получаем выигрыш по площади: 4,5*4,5 - 4*4 = 4,25 кв.см.
  3. Открою секрет Полишинеля: четыре штучки XC7A200 (861 тыс. LE + 2960 DSP + 53 Мбит + 2000 I/O) стОят существенно дешевле одной XC7VX690 (694 тыс. LE + 3600 DSP + 53 Мбит + 1000 I/O), при том, что вашу задачу эти четыре XC7A200 решат не менее эффективно, чем одна XC7VX690. :)
  4. Еще вопрос как подключены выходы ваших регистров. Для реализации на BRAM выход из "регистра сдвига" должен быть только один!. Если в вашей схеме используются выходы, скажем, w6263[1] и w6263[2], то сделать такое на BRAM, очевидно, уже не получится.
  5. На мой взгляд, размер блочной памяти (BRAM) слишком велик для такой упаковки, поэтому Vivado использует LUTRAM. Попробуйте увеличить размер вектора: reg [63:0] w6263 [0:127];
  6. Ну так поэтому и удивляет использование Virtex'ов для таких задач..
  7. А что там может быть из "сложного DSP"? У вас же, Энергетика? То есть, частоты сигналов низкие (~50 Гц), частоты дискретизации тоже едва ли больше 10 кГц, алгоритмы тоже простые - всякие PID'ы, простенькие FIR'ы, ну и БПФ "для приличия" на 1024 точки. Откуда там взяться "сложным DSP", ума не приложу.. :)
  8. Это для бедных. В IP Core AXI Ethernet режим "half duplex" уже даже не поддерживается: См. PG138, page 5
  9. Если поиграться, то вообще ничего покупать не нужно. В Vivado есть вполне приличный симулятор. Для небольших проектов на Artix'е его вполне должно хватить..
  10. Vivado быстрей.. :) Один и тот же проект: Q18.0 - 25 мин. V18.3 - 17 мин. У Альтеры тоже во всех семействах (кроме C10 LP) есть distributed RAM. Только она называется по-другому: MLAB. В отчетах Vivado disrtributed RAM тоже называют LUTRAM.
  11. Согласен, задача решается просто и без всяких там хэшей и CAM'ов. Проблема в том, что ТС упорно считает, что эту задачу за него должен решить кто-то другой.. :) По ресурсам тоже занимает не много. Если все делать за такт, то требуется ~2100 LUT's и ~3300 FF's.
  12. Шутить изволите? Дата регистрации ТС: 07.09.2008.. :) Раньше покупал. Теперь хочет халявы... ;)
  13. Если имеется ввиду макрос, то: См., UG900, p.141. PS. В GUI: sim_1-> Simulation-Only Sources Properties -> VERILOG_DEFINE -> SWITCH_A