Перейти к содержанию

    

fguy

Участник
  • Публикаций

    58
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о fguy

  • Звание
    Участник
  1. сделайте на 3х пинах гпио - дергайте ими в нужной последовательности
  2. Смотрите внимательно настройки ядра qspi - оно работает в одно-, двух- и 4-х канальном режиме. Если ничего не помогает - читайте даташит по ядру.
  3. у Капитанова есть несколько открытых реализаций, но под Xilinx https://github.com/capitanov?tab=repositories
  4. я таких баек не слышал, да и многие баги без проблем кочуют из нечетной в четную и обратно, а вот хлс колбасит не по-детски - два соседних билда могут синтезить ядра абсолютно по разному интересно будет посмотреть как они автоматизируют программирование 400 AI-процов в версале
  5. sdk 2018.2 у меня не падает почему то и вьювер памяти не отваливается, а вот сама вивадо любит без предупреждения закрыться после выхода из чипскопа из тормозов больше всего парят настройки тяжелых ядер и особенно fft судя по репе xilinx отказывается от поквартальных билдов - упоминается 2018.3 и следом сразу 2019.1
  6. Зачем усложнять то что давно решено с использованием плис и ддр - xilinx ip vdma с 3-мя буферами в ддр делает это на ура. Практически готовое решение расписано в рефдизайнах для досок кзаленса. Сам так конвертил цифровой видеопоток с гигабитной оптики в различные разрешения для обычных мониторов с dvi.
  7. Стандартное решение - микроблэйз с эзернетом и ядром QSPI + софт для микроблэйза и пк. Можно сделать бин с прошивальщиком и грузить его по JTAG для обновления прошивки, а если ресурсы позволяют то встроить это в штатную прошивку. Программироваться файл 10 Мб будет где то за минуту. У этих флэшек бывает какой то странный лок, который лечится только первоначальной прошивкой в сдк - потом и свой прошивальщик работает.
  8. на рутрэкере раздают кзалиновский сднет - может и оттуда что сгодиться
  9. а зачем на плис вешать "сетевуху" по PCIe? по фэншую xilinx предлагается QSFP на GTY - проще и конструктивно и в плис, тем более что поток в плис сами формируете без всяких линуксов (насколько я понял)
  10. Вы ничего не путаете - 4 Гбайта/с это уже 40 Гбитный эзернет, а не 10? DHCP вроде никто не просил пока - всем хватает статичных IP и MAC с возможностью оперативной реконфигурации - типа выдаем кучу одинаковых коробочек с одним IP и MAC по серийнику, а заказчик сам выставляет перед вводом в эксплуатацию желаемые адреса, если у него меняется адресная конфигурация сети, то он сам меняет адреса как хочет.
  11. По своему опыту поднятия обмена по UDP без всяких там лвипов и т.п. могу сказать что чем проще тем надежнее - для того же обмена по UDP достаточно отвечать на ARP и ВСЁ - для пущего понту можно еще на простой пинг отвечать - остальное от лукавого. Генерация мультикаста UDP вообще не требует ни на что отвечать - только правильно формировать пакеты. Не нужно забывать что зачастую на плис в качестве физикалов вешаются многоканальные свитчи которые живут своей жизнью и за их поведение отвечать трудновато.
  12. А какой смысл копать глубже - если только авторы вашего ядра ТСР не хотят получить красивый сертификат в рамочке, который ни о чем. По факту в плис отправка или прием данных в виде TCP/IP/UDP пакетов делается небольшим ядрышком в паре со штатным IP нужного эзернета, а критерием работоспособности служит правильная работа, а не сертификат в рамочке, да и реализация всех фишек протоколов и "защита от дурака" чаще всего не нужна.
  13. у xilinx на гите есть исходники парсера тср под 10гбит на хлс https://github.com/Xilinx/HLx_Examples/tree/master/Acceleration/tcp_ip в них есть и тестбенчи для ядер - может чего там и по теме найдете
  14. hls это непредсказуемая лотерея - то что синтезировалось и нормально отработало в симуляции в виваде - не обязательно будет работать на чипе попробуйте сделать то же самое в 2018.2 - там хлс изрядно перепилили, но некоторые вещи испортили, например, нельзя писать в элемент массива через диапазон бит - синтез ядра просто падает
  15. насколько помню иначе фокус не проходит сбрасывает частоту на базовую