Jump to content

    

fguy

Участник
  • Content Count

    171
  • Joined

  • Last visited

Community Reputation

0 Обычный

About fguy

  • Rank
    Частый гость

Recent Profile Visitors

1276 profile views
  1. Судя по объему файлы в дистрибутиве есть под все чипы, чудит только инсталятор.
  2. Я привел цитату с офсайта - "This release supports Versal devices only!" - её перевод разночтений явно не содержит. Размер действительно вырос на 6 Гб относительно 2020.2, в которой версали уже были и так.
  3. В 2020.2 и так "дикой ужос" - хуже чем есть сделать будет трудно, но думаю афторы еще постараются....
  4. Версали были и в 2020.2, а здесь судя по описанию только версали, а остальных посылают на 2020.2 Видимо в 2020.2 с версалями настолько все плохо что пришлось выпустить эксклюзивный 3й билд, хотя в июне должна уже появиться 2021.1.
  5. Дык идеи и так в опенсурсах - на сайте проекта сделали удобную страничку с перечислениями проектов инструментов для плис - в общем то на этом работа и заканчивается - как то влиять на опенсурсников не реально - люди хотят делают, а не хотят проект умирает - таких в гите пруд-пруди, а денег у них нет, да даже и за деньги не всякий опенсурс "оживет" - все голимая инициатива. А по факту и со штатными инструментами гемороя выше крыши, а влезать с головой в этот опенсурс вообще нет ни времени ни желания.
  6. Если архитектура плис будет ультракинтексовская+, а не как в предтечах свое днище, то как микроверсии ультракинтексов+ кому то и сгодятся. По ттх это дальнейшее упрощение KU3P, но 4 модели в 2 цифры не вписать и обозвали как могли. Судя по описанию на офсайте URAMа нет, только брам и очень мало (300), особенно на фоне 1200 дсп. Учитывая новизну серии поддержка будет только где-нибудь в 2021.1, а 2020.2 это действительно дикий ужас при связке HLS->Vivado->SDK.
  7. Действительно неплохой вариант оптимизации. Относительно Perfomance_ExtraTimingOPT улучшился TNS с -37 до -7 и число FailedPoint сократилось со 170 до 3, а минуса по WNS и hold-ам остались на том же уровне.
  8. Новая версия похоже содержит кучу сюрпризов. Вот еще один. При экспорте проекта в сдк теперь пакуется в файл xsa весь проект после синтеза со всеми кэшами ядер и я вместо 8 Мбайт - та-да-м - получил 1 Гбайт и соответствующее время упаковки, ну и упор рогом в длинные имена файлов до кучи. А в новой статье на офсайте https://forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/Vitis-IDE-Git-Integration-quickstart/ba-p/1173362 они еще его и на гит валят.
  9. Нет необходимости писать всю правду о себе и скрывать что вы из России, но писать несвязанный набор букв и цифр в полях то же не стоит - например если указываете Москву то и вымышленный номер телефона должен быть хотя бы на +7495...... и содержать 11 цифр.
  10. В своих ядрах интерфейс тоже легко меняется - я ядра пишу на хлс-е, дык там даже при смене версии вивады можно огрести небольшое переименование портов со всеми вытекающими - после обновления таких ядер от портов все связи пропадают.
  11. Что бы снять блокировку во флэшке нужно изучить даташит на ваш чип. Про ефуз в цинке не разбирался, но если она не блокирует работу по jtag то пользуйтесь на здоровье для изучения плис. Про это можно почитать ug585 раздел Device Secure Boot. Для программирования qspi на цинках лучше всего использовать старые вивады - например 2014.3 - в новых есть заморочки с очисткой и сбросом. Даже если чип не поддерживается (типа как цинк035) он все равно будет опознан в сдк и флэшку успешно очистит и прошьет хоть и долго. Там же у китайцев можно купить недорого их версию юсби-джитага - она совместима с вивадой.
  12. С обновлением ядер при хранении бд в скрипте тсл как раз проблемы - вы не сможете восстановить бд из скрипта при смене версии хотя бы одного ядра - получите ошибку. Можно конечно поправить скрипт, но при смене набора параметров или пинов в новой версии ядра то же будут ошибки. Так что удовольствие сомнительное.
  13. И в чем проблема? Для скачивания BSDL достаточно и анонимной регистрации. Архив для цинков лежит тут https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/device-models/bsdl-models/zynq.html Вам нужен файл xc7z007s_clg225.bsd из архива.
  14. Ладно флэшка - в ней может быть залочена 0-я страница от обычной записи, но и ее можно разлочить. А причем тут цинк? В него никакой код для проца не записать - там нет такой возможности, хотя небольшой кусок кода загрузчика там есть, но его может изменять только xilinx на этапе производства.
  15. Если открывать только на чтение то есно ничего не поменяется. Если проект апгрейдить при открытии то тоже. Потестил после конвертации замену бд через копипаст и скрипт. Результат не улучшился, а даже стал хуже - разведенный проект в 2018.3 - в папке бд 855 Мбайт, после копипаста через буфер или экспорт-импорт через скрипт остается 80 Мбайт, но после поядерного синтеза в 2020.2 бд распухает до 884 Мбайт - содержимое папок ip и ipshared в bd никуда не девается. Для экспорта в гит даже 80 Мбайт не приемлемы, особенно при том что скрипт с бд всего 280 кбайт. Update: Новый формат хранения можно получить только при создании нового проекта - поставив флажок на расширении Vitis. В таком случае в srcs действительно остается минимальный набор файлов и он не пухнет при синтезе - в моем случае после восстановления бд скриптом осталось 12 Мбайт. Весь остальной генерируемый мусор для бд переехал в папку gen.