Jump to content

    

fguy

Участник
  • Content Count

    150
  • Joined

  • Last visited

Community Reputation

0 Обычный

About fguy

  • Rank
    Частый гость

Recent Profile Visitors

1061 profile views
  1. Сорри я наверно совсем сжато написал - в бд проекта вставлены в т.ч. 2 ядра ддр4, а поядерный синтез делался на всех 6 ядрах процессора пк. В хлс использую при необходимости интерфейс к брам, но он синтезируется некорректно - в описание ядра неправильно прописывается размер необходимой брам, а при верификации бд размеры брам выставляются по параметрам мастера интерфейса и тут возникает ошибка. Под линуксом не пробовал виваду ставить, но что то подсказывает что синтезатор хлса один и тот же, только собран под разные ос. На форуме кзаленса ошибку подтвердили и поставили в очередь косяков - там она и стоит уже почти год - уже 3 билда с ней вышло начиная с 2019.1. https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/HLS-2019-1-and-2019-2-generate-incorrect-param-MEM-SIZE-for-bram/m-p/1064841#M19397 В хлс под вин10 теперь темная тема есть - у меня включилась сразу (в вин10 то же включена). Но в сдк почему то осталась светлая, хотя обе оболочки вроде как на эклипсе сделаны.
  2. Поставил на вин10 энт 2020.4, работает, небольшой проект с 2019.2 перенесся без проблем, но имплемент вместо 39 мин стал 44. Поядерному синтезу в 6 потоков при 2х ядрах ддр4 в проекте 32 гб озу оказалось мало - синтез одного небольшого ядра был прерван с ошибкой мало озу. Из бородатых косяков синтез брам интерфейса в хлс делается с ошибкой уже 3ю версию вивады - не иначе я один от этого "страдаю" или они хотят убить эту возможность в хлс - "я далек от мысли". Добавлены несколько новых ядер - в т.ч. для nvme, но им нужна лицензия.
  3. Если у вас не самые новейшие плисы, то возьмите 2018.3 - из последних наиболее удачная и с ещё привычным сдк для процессоров. Из неприятных глюков 2018.3 это некорректное размещение кода мб в брамы плисы в сдк - патч есть на офсайте в AR. На витис 2019.2 имеет смысл переходить только из за новых чипов, которых нет в более ранних вивадах. Витис 2019.2 имеет редактор бд с достающим авторазмещением, унаследовал неприятный косяк с брам интерфейсом в хлс из 2019.1 и изрядно переделанный сдк - в нем тоже хватает косяков, но тенденция больше радует чем огорчает. В любом случае читайте раздел answer records на офсайте по выбранной версии. Жду 2020.1 - надеюсь он будет лучше чем обе 2019е.
  4. hls синтезирует ядра с с++ сразу на обоих языках vhdl и verilog
  5. Создал платформ в витисе для фриртос для своего микроблэйза - ошибок никаких не выдал, платформу сделал, конфигуратор открылся, билд прошел и хелломир тоже сделал. Судя по ошибке проблема возможно в кривой установке витиса. Витис выкладывали дважды - первый был глючный, я перекачивал второй раз. Инсталятор во втором отличается тем что требует ставить всю 7ю серию целиком без права отказаться.
  6. Это как раз и может быть причиной вашей ошибки. Попробуйте создать "обычный" бсп - если сдк опять вылетит с ошибкой, то причина как раз в этом и есть. "Висячий" инт виваде не проблема - это даже не повод для критикал варнинг, а вот сдк спотыкается капитально. Что делать с внешними интами не связанными со штатными ядрами я хз - это надо трясти первоисточник - может чего там посоветуют. Можно как вариант сваять какое нибудь фиктивное ядро, у которого на входе будет обычный сигнал, а выход объявлен типа интом.
  7. Для сдк же передается конфиг железа с задействованными ядрами, их адресами и перечнем интов - на базе него и генерится бсп. Но сдк вместо того что бы констатировать ошибку что не хватает источников интов тупо валится с невнятными сообщениями - первый раз дошло не быстро.
  8. Вспомнил еще один косяк сдк - он не любит "висячие" инты на микроблэйзе. Обычно возникают когда удаляется какое-нибудь ядро, а на конкат-е с интами остается пустой вход - виваде на это плевать - она проект разведет, а вот сдк встанет в позу при генерации бсп.
  9. Работать витис работает, но с кучей глюков. Есть и плюсы относительно сдк. С микроблэйзом есть один большой косяк - в БД можно создать 64-х разрядный микроблэйз со всеми плюшками, включая адресацию более 4 Гбайт данных по каналу кэша и с кэшированием выше 4 Гб. Это можно было делать чуть ли не в 2018.3, но до сих пор поддержки работы с 64х разрядным микроблэйзом нет ни в сдк ни в витисе. Нормально работает только старый добрый 32-х разрядный микроблэйз без расширения адресации.
  10. GP Master только 32 бита на Zenq. Их обычно используют для управления периферией - записать/прочитать несколько регистров. HP Slave 32/64 бита 4 штуки на любом Zynq в т.ч. и обрубках S. Вы задействовали мастера - задействовать хп слэйвы нужно постараться несколько больше. Пропускная способность будет в 4 раза выше без внесения проблем управлением другой периферией на шине GP. Организуйте вашу память данных в каждом устройстве как отдельную шину слэйв AXI и поставьте ядро DMA для переноса данных с ваших слэйвов в слэйвы хп на проце. Таким образом вы впишитесь и в регистровый пул и получите большую скорость по переносу данных в ддр проца.
  11. Что за такие "2 десятка устройств" что им не хватает 1 Гбайта для адресации регистров? Какой смысл делать такие большие регистровые пулы на медленной шине? Временные затраты на передачу таких объемов по AXI lite несовместимы со здравым смыслом. Если нужно скидывать с устройств большие объемы данных процессору (или заливать в них из ддр-а проца), то в них нужно делать мастера AXI и лить на AXI слэйвы в/из ддр проца - их там 4 штуки шириной 64 бита каждый и с тактами до 250 МГц.
  12. Ваша ссылка видимо для "своих" - остальных не пускает...
  13. Так оно и есть - много ядер хорошо в виваде только для поядерного (per IP) синтеза, а на имплементе по умолчанию в винде 2 ядра, а принудительная установка имплемента на 6 ядер (set_param general.maxThreads 6) (i5-9600K) дает выигрыш по времени меньше 15% (-25 мин на 3 часа работы).
  14. 4к с грехом пополам кушал только 45й цинк и то не факт - самое простое, готовое и "дешевое" Xilinx ZCU104 c in/out HDMI 2.0 за 1300$ в USA, но судя по даташиту они сделаны на 4 парах (GTX) - хватит ли этого на 4к 60 Гц я не в теме, из доп плюшек имеет 4KP60 capable H.264/H.265 video codec встроенный в плис - возможно и ввод/вывод тоже поддерживает такие скорости https://www.xilinx.com/products/boards-and-kits/zcu104.html#overview 4к 60 Гц соответствует пиксельная частота почти 500 МГц, а с полями еще больше для "себя" можно и ломаную виваду/витис пользовать со всеми плюшками