Jump to content

    

warrior-2001

Свой
  • Content Count

    442
  • Joined

  • Last visited

Community Reputation

0 Обычный

About warrior-2001

  • Rank
    Местный
  • Birthday 06/06/1985

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Таганрог, Ростовская обл.

Recent Profile Visitors

4193 profile views
  1. Если поговорить - то выхлопа не будет. А если есть реальные задачи, при решении которых появляются "непреодолимые" трудности, с которыми нет желания обратиться к коллегам на форуме - то могу помочь. Язык у меня VHDL, но всегда могу перегенерить в Verilog.
  2. Ещё очередь будет из желающих продать!
  3. И не только у Xilinx. А по теме - я так и не понял, что с лицензией для софта и ip ядер.
  4. Это только вам решать. Сколько времени потратите на разработку своей обвязки, сколько ошибок там сделаете и какой прирост получите в скорости - зависит от вас. Приведу пример - когда Altera/Intel только ввела поддержку AMBA AXI - их переходник с амбы на авалон был ужасен и я написал свой. Выигрыш огромен был по скорости работы. А вот обогнать их вариант DMA удалось лишь по размеру IP блока - а ведь я тратил время на разработку и деньги моего работодателя.
  5. На известном многим ресурсе поиска работы/работников немало анкет для Москвы. Неужели никто из них не подходит под вакансию по критериям кроме оплаты труда?
  6. Так вопрос решился или нет? Ведь утверждается, что не всегда замена происходит, а такого не должно быть!
  7. Ядро от Intel? Скриншот настройки параметров ядра можно выдать нам? Параметры опорных клоков и карту программирования АЦП посмотреть бы. Иначе помощи можно ждать долго. С JESD204b работаю давно и плотно. Много тонкостей, не заметных изначально. На Arria10, если бы не кит с АЦП, купленный заранее - вообще врядли смог бы поднять проект.
  8. Хорошо, зайду с другой стороны - что за ПЛИС? Что за ядро JESD204b?
  9. Мало данных. Пересинхронизацию делаете? Команды не выйдут за пределы 8/10. Как этот отсчёт коррелируется с соседними? Периодичность символа наблюдается? Укажите все параметры интерфейса.
  10. Под каждое виртуальное рабочее место целесообразно закладывать 64/128 Гбайт ОЗУ, 500 Гбайт ПЗУ и один физический процессор с максимальной частотой. А вообще у виртуальных рабочих станций в облаке слабая окупаемость, как мне видится. Ибо не более 1/3 предприятий в нашей стране смогут вообще что-то выложить куда-то без ведома ВП! А из оставшихся большая часть может себе позволить необходимые вычислительные ресурсы в своём парке. Так что просчитать экономическую составляющую тут надобно очень и очень тщательно. А по технике - выбор кит-модулей, САПР и набора IP ядер будет подниматься периодически, но тут наверное многие вендоры пойдут на встречу при условии достаточного количества пользователей ресурсом.
  11. Начальные условия столь размыты, что фантазировать можно долго. Предлагаю вариант с управляемыми по I2C выключателями. Выключателей нужно много, а контроллер, управляющий ими - один. Комбинация контроллеров (может и ПЛИС), выключателей и контактов выбирается исходя из условий конкретной комбинации реализуемого устройства.
  12. Доброго вам времени суток! Личка у вас скорее всего не работает, как у новичка. Можете для начала попробовать задавать конкретные вопросы на форуме - тут могут помочь. Если есть конкретная задача, а желания читать и разбираться мало - то определитесь, что именно интересует: обучение или переработка готового проекта с выдачей результата. Ну и тип ПЛИС и размеры проекта с планируемой стоимостью работ озвучьте. Опыт у меня, да и у многих из посетителей форума, наверняка есть и он достаточен для большинства задач. Чем больше расскажете - тем быстрее вам помогут.
  13. Если посмотреть конкретный мануал на конкретный АЦП - то можно понять, что допустимо а что - нет. Разработчикам АЦП не принципиально, как именно вы принимаете его сигналы в ПЛИС. Времянка есть, допуски есть - принимайте. А в ПЛИС как делать прием - дело хозяйское. LTM9011-14 - выводы LVDS, однако в режиме DDR ставить необходимо на входе altddio. В противной случае невозможно пользоваться подстройкой данный по сигналу Frame (Fr) для корректной подстройки сигналов. Это один из самых противоречивых примеров в пользу DDR, однако качество работы блоков куда выше при использовании DDR режима. А где: set_input_delay -clock ... Где set_false_path -setup -fall_from [get_clocks {clk_adc_a}] -rise_to [get_clocks {virt_clk_adc_a}] set_false_path -setup -rise_from [get_clocks {clk_adc_a}] -fall_to [get_clocks {virt_clk_adc_a}] set_false_path -hold -fall_from [get_clocks {clk_adc_a}] -rise_to [get_clocks {virt_clk_adc_a}] set_false_path -hold -rise_from [get_clocks {clk_adc_a}] -fall_to [get_clocks {virt_clk_adc_a}]
  14. Приветствую. А регистры точно НЕ оптимизируются без явного запрета на это? И как осуществляется межклоковый переход между клоком АЦП и основным клоком? Ну и содержимое sdc файла в этой части не помешало бы увидеть. Для некоторых АЦП на просторах сети наблюдал примеры приема данных - так там для DDR режима использовались примитивы LVDS, что недопустимо. В итоге иначе описывались временные ограничения и потом разработчик не понимал, отчего от компиляции к компиляции разные результаты. За годы работы с квартусом такую картину наблюдаю в двух случаях - если неверные временные ограничения или если используются Logic Lock Region-ы.
  15. Чтобы сделать линии задержки для строк на внутренней памяти, да ещё и алгоритмы реализовать с чередованием таких линий - нужен кристалл побольше! Так что SRAM - это оптимальное решение. А если менять чип - то вон у Хилых есть чипы с ГигаБайтами накристальной памяти! Туда и картинка поместится ;) Думаю, что и Интел не засидится с такими наработками.