BSV

Это тот самый случай, когда экономия вредна. Сброс асинхронный, вестимо... Попробуйте по своему прежнему описанию представить схему в которую он синтезируется, возможно тогда придет ясность. Еще погуглите "состязания (гонки) сигналов" - это как раз Ваш случай. И еще совет - любой язык описания лишь описывает некий об'ект будь то триггер, счетчик или что-то еще. Когда описываете что-то, Вы должны четко понимать, как это будет понято синтезатором.

Вход sb автомата должен быть синхронизирован с тактовым сигналом автомата. Поставьте на входе D-триггер, а его выход уже используйте в логике автомата.

По обоим утверждениям - никто-ж не спорит. Однако, лично мне было бы проще купить готовое, чем что-то мутить самому, хоть это и не сложно на первый взгляд. Так что повторяю просьбу про ценник на приспособу.

А можно поподробнее устройство оных (по картинке не въехал) и ценник огласить?

А еще предстоит среду разыскать, которая поддерживает эти старые как говно мамонта микросхемы. Что-то типа Foundation Series 2.1.

Это всего лишь обычный HEX. НЕХ можно куда хошь преобразовать. bit - это bin c инвертированным порядком бит в байте + заголовок определенного формата. Через JTAG прошить можно, так как можно через него дергать ногами ПЛИС. Вот только чем - не скажу, так как не знаю. Режим загрузки ПЛИС Master SPI mode (M[2:0] = <0:0:1>) Кабель SPI точно поддерживает: High-Speed USB2 port can drive JTAG/SPI bus at up to 30Mbit/sec Fully supported by the Adept SDK, allowing custom JTAG/SPI applications to be created Separate Vref drives JTAG/SPI signal voltages; Vref can be any voltage between 1.8V and 5V. SPI programming solution (modes 0 and 2 supported) А это Compatible with all Xilinx tools наводит на мысль попробовать Impact (режим SPI In-System Programming), предварительно применив Digilent Plug-in for Xilinx tools. Можно и свою прогу написать, использовав SDK. Да и сам Adept должён мочь тоже. Во всех случаях предварительно необходимо изучить раздел Forcing FPGA SPI Bus Pins to High-impedance During Programming из Spartan-3 Configuration User Guide.

Эти функции предназначены для врЕменной становки и последующего запуска планировщика задач соответственно. Запрещает прерывания макрос portEnterCritical(), разрешает - portExitCritical(). А идея по организации процесса правильная.

Гамма?

Что-то Вы тут напутали. Производительность вроде бы будет Мбит/c. А со 115 Мбитами на Спартане 6 смысла так морочиться нет.

Я так полагаю, это место жительства, а первое сообщение в теме - это, по всей видимости, упрек в адрес одного из отметившихся тут модераторов.

Из минусов схематика еще можно вспомнить сложности при жонглировани версиями ISE (иногда бывает надо) - схемы и символы :-( иногда приходится перерисовывать, что не добавляет энтузиазма. А кто-нибудь пробовал пользоваться Generate RTL Schematic? Раз уж есть такая необходимость схемы иметь - по-моему прямая дорога. Я смотрел пару раз на сгенерированные схемы - вроде тошноты не вызывают.

Используйте корку PCI-X, там ExpROM BAR есть (не пугайтесь, это всего лишь расширение PCI). Иначе - только корежить руками нетлисты (можно один из BAR'ов подточить так, что он будет вести себя как ExpROM BAR, по крайней мере у пары человек мне знакомых это получалось, правда, с корками под Спартан и Спартан XL). Либо пишите сами.

Нашел еще MUSIC SEMICONDUCTORS. Пользовал кто-нибудь?

Или любые другие варианты памяти, адресуемой по содержимому. Если применяли, то напишите плиз производителя и впечатления от использования. Поиском по актуальным продуктам находятся NetLogic и Renesas. Раньше делали IDT, Cypress - теперь нет.

DNA есть только в Spartan-3A, 3AN, 3A DSP. В Spartan-3E есть только механизм проверки привязки прошивки к уникальному идентификатору конфигурационной памяти. И то и другое описано в ug332.