BSV

Цитата(vea @ Feb 7 2013, 13:30) Спасибо, проблема была именно в этом. После добавления триггера правильно заработали и два четырехбитных, и один восьмибитный счетчик. Более того, в примерах я видел, что триггер есть - но поскольку никаких комментариев по этому поводу не встретил, то решил сэкономить такт (и триггер). Но я по-прежнему не могу понять, почему из двух присвоений в одной и той же условной ветке одно (простейшее, сброс в 0) отрабатывает стабильно, а другое (инкремент) - не всегда. Возможно, это слишком прямолинейный подход, но как тогда нужно рассуждать? Посоветуйте что-нибудь для прояснения картины. Это тот самый случай, когда экономия вредна. Сброс асинхронный, вестимо... Попробуйте по своему прежнему описанию представить схему в которую он синтезируется, возможно тогда придет ясность. Еще погуглите "состязания (гонки) сигналов" - это как раз Ваш случай. И еще совет - любой язык описания лишь описывает некий об'ект будь то триггер, счетчик или что-то еще. Когда описываете что-то, Вы должны четко понимать, как это будет понято синтезатором.

Вход sb автомата должен быть синхронизирован с тактовым сигналом автомата. Поставьте на входе D-триггер, а его выход уже используйте в логике автомата.

Цитата(Secter @ Dec 24 2011, 09:48) Поняв принцип сделать сию приспособу может любой... ...я имел ввиду, что стоимость станции ( три рено логана ), мягко говоря, завышена...)))По обоим утверждениям - никто-ж не спорит. Однако, лично мне было бы проще купить готовое, чем что-то мутить самому, хоть это и не сложно на первый взгляд. Так что повторяю просьбу про ценник на приспособу.

Цитата(Secter @ Dec 14 2011, 22:26) ....чуть не забыл...))) ...готофф немедленно приступить к выпуску девайсов по юстировке плейсера БЖА... А можно поподробнее устройство оных (по картинке не въехал) и ценник огласить?

А еще предстоит среду разыскать, которая поддерживает эти старые как говно мамонта микросхемы. Что-то типа Foundation Series 2.1.

Цитата(XVR @ Nov 23 2011, 19:11) Насколько я помню iMPACT - mcs это образ для Platform FLASH, т.е. образ для заливки в параллельный флэш. И это никоим образом не JTAG Это всего лишь обычный HEX. Цитата(XVR @ Nov 23 2011, 19:11) Видимо никак. Чисто теоретически из mcs получить bit наверное можно, но готовых утилит скорее всего нетуНЕХ можно куда хошь преобразовать. bit - это bin c инвертированным порядком бит в байте + заголовок определенного формата. Цитата(XVR @ Nov 23 2011, 19:11) Эта флешка шьется через SPI, и JTAG она не поддерживает. Вопрос в том, поддерживает ли Adept SPI?Через JTAG прошить можно, так как можно через него дергать ногами ПЛИС. Вот только чем - не скажу, так как не знаю. Режим загрузки ПЛИС Master SPI mode (M[2:0] = <0:0:1>) Кабель SPI точно поддерживает: High-Speed USB2 port can drive JTAG/SPI bus at up to 30Mbit/sec Fully supported by the Adept SDK, allowing custom JTAG/SPI applications to be created Separate Vref drives JTAG/SPI signal voltages; Vref can be any voltage between 1.8V and 5V. SPI programming solution (modes 0 and 2 supported) А это Compatible with all Xilinx tools наводит на мысль попробовать Impact (режим SPI In-System Programming), предварительно применив Digilent Plug-in for Xilinx tools. Можно и свою прогу написать, использовав SDK. Да и сам Adept должён мочь тоже. Во всех случаях предварительно необходимо изучить раздел Forcing FPGA SPI Bus Pins to High-impedance During Programming из Spartan-3 Configuration User Guide.

Цитата(aba @ Nov 11 2011, 19:57) vTaskSuspendAll() и xTaskResumeAll(), последняя разрешает прерывания, я думаю из-за этого могут возникнуть непредвиденные глюки.Эти функции предназначены для врЕменной становки и последующего запуска планировщика задач соответственно. Запрещает прерывания макрос portEnterCritical(), разрешает - portExitCritical(). А идея по организации процесса правильная.

Цитата(НИИ Квант @ Nov 9 2011, 09:45) Связано с открытием новых работ.Гамма?

Цитата(Niklv @ Nov 6 2011, 15:58) Производительность - 4 такта на 33Мгц (115 МБит/с) Что-то Вы тут напутали. Производительность вроде бы будет Мбит/c. А со 115 Мбитами на Спартане 6 смысла так морочиться нет.

Цитата(Microwatt @ Oct 29 2011, 22:02) Не совсем понятно кто такие м.ж.?Я так полагаю, это место жительства, а первое сообщение в теме - это, по всей видимости, упрек в адрес одного из отметившихся тут модераторов.

Из минусов схематика еще можно вспомнить сложности при жонглировани версиями ISE (иногда бывает надо) - схемы и символы :-( иногда приходится перерисовывать, что не добавляет энтузиазма. А кто-нибудь пробовал пользоваться Generate RTL Schematic? Раз уж есть такая необходимость схемы иметь - по-моему прямая дорога. Я смотрел пару раз на сгенерированные схемы - вроде тошноты не вызывают.

Используйте корку PCI-X, там ExpROM BAR есть (не пугайтесь, это всего лишь расширение PCI). Иначе - только корежить руками нетлисты (можно один из BAR'ов подточить так, что он будет вести себя как ExpROM BAR, по крайней мере у пары человек мне знакомых это получалось, правда, с корками под Спартан и Спартан XL). Либо пишите сами.

Нашел еще MUSIC SEMICONDUCTORS. Пользовал кто-нибудь?

Или любые другие варианты памяти, адресуемой по содержимому. Если применяли, то напишите плиз производителя и впечатления от использования. Поиском по актуальным продуктам находятся NetLogic и Renesas. Раньше делали IDT, Cypress - теперь нет.

DNA есть только в Spartan-3A, 3AN, 3A DSP. В Spartan-3E есть только механизм проверки привязки прошивки к уникальному идентификатору конфигурационной памяти. И то и другое описано в ug332.