Уважаемые коллеги! Синтезировал делитель Вилкинсона, экспортировал .dxf из MWO и этот .dxf импортировал в Altium
Каким образом контур вилкинсона залить медью в Altium-е ?
Правой кнопкой на Netlist в дереве проекта - Import Netlist - Ваш файл цепляете - AWR Netlist Files (*.net) - далее залезаете на вкладку Elements - Subcircuits (внизу) - и вытаскиваете на схему Вашу spice-model (для транзистора с тремя ножками)
Как то так
Ну если уж совсем нельзя её (PGFB) оставлять её в воздухе, то хотя бы на ногу SET посадить, вроде бы ничего не меняется и разводить на одном слое получится гораздо удобнее
Всем огромное спасибо! В живую я так понял что никто с этим не сталкивался....
Двойка Вам за землю
Про выход вопросов нет, но также НЕУДОБНО в части топологии на одном слое, как и с делителем (ножки так расположены - пересекаются )
Со входом тоже самое - вопросов нет....
ничего страшного - пущай потребляет! Какие ещё чудеса???
Ишь ты какойПокажите??? С такими же шумами и с таким же PSRR ???
Смотрю и вижу что при обрыве ничего не происходит!!! Их софт, им за базар и отвечать
Вопрос был выше... Покажите с такими шумами и PSRR
Во-первых Вы ничего не предложили, во-вторых - нет желания - НЕ ОТВЕЧАЙТЕ, главное не флудите
Нельзя убирать делитель? (R4 R5 на схеме)
Выход 8В. Что значит к выходу??? В даташит при отсутствии делителя эту ногу 6 PGFB подтягивают ко ВХОДУ! Не понял Вас
Поконкретнее можно? Вы с такими сюрпризами сталкивались? И в чём они выражаются?
Ну поменяется и??? Работоспособность сохранится или нет? На выходе нужны 8В 75мА
Учтём, спасибо
Вы про какие шумы?
Уважаемые коллеги, можно ли исключить (и оставить работоспособным LDO) делитель в выходной цепи на ножке 6 PGFB и оставить эту ногу в воздухе, не подключая ко входу, как это рекомендуют в datasheet ?
LTspice показывает, что при таком исключении резисторов R4 и R5 ничего особенно не меняется
И последнее...
рассчитывая выходное напряжение и ток в нагрузке линейного регулятора, обнаружил одну особенность.
Выставляя С3 и С2 по 4.7 нФ начинается какая-то билиберда. Это особенность LTspice или может быть возникает какой-то резонанс???
Прошу прокомментировать
При такой схеме без многослойки не обойтись :(
А я хотел всё на одном слое. Как быть?
Специалисты, прошу подсказки зала, заработает ли первая схема или не заработает?
