Jump to content

    

zombi

Свой
  • Content Count

    3424
  • Joined

  • Last visited

Posts posted by zombi


  1. 1 hour ago, MegaVolt said:

    TXS02612 например.

    Вот смотрю DS для моего случая. Получается 60 MHz максимум.

    10.thumb.jpg.b48f2bddd1e0253541f368d59d1143df.jpg

    Вообще больше чем 60 не может быть ни при каких условиях.

    Так что SDR50 - ну никак не получится.

    Но меня и DDR50 устроит.

    ------------------------------

    Подскажите такой момент :

    если объединю одноимённые сигналы CLKb0 и CLKb1 ,DAT0b0 и DAT0b1...

    На VCCb0 подам 1.8V, а на VCCb1 - 3.3V.

    И хост сигналом SEL будет выбирать уровень сигналов на стороне карты.

    Карту естественно подключу к 3.3V.

    Такой вариант возможен?

     

    ЗЫ. сам понял что с CLK такой финт не прокатит.

     

  2. 11 minutes ago, des00 said:

    Приложите даташит на то устройство с которым вы работаете, потому что есть сомнения, что информация, предоставленная в нем, была правильно трактована.

     И какой в этом смысл после Вашего заявления ?

    On 4/14/2021 at 10:02 AM, des00 said:

    12МГц, это период 8мкс, в ддре 4мкс.

     

  3. Окно валидных данных на стороне источника шире и намного шире.

    Всё дело в том что два устройства могут соединяться кабелем.

    Требование обеспечить на приёмной стороне +-5нс именно этим и обусловлено.

     

  4. 23 minutes ago, zombi said:

    Подскажите вот такой момент :

    Агаааа, кажется я понял в чем дело.

    Скорее всего при описании отрицательного фронта обязательно придётся добавить параметр -add_delay и это увеличит ранее определённый -max для положительного фронта.

    Подскажите, так ли это?

  5. Я для себя уяснил, если -min положительный - значит эта величина прибавляется к описываемому фронту, отрицательный вычитается.

    ---------------

    Подскажите вот такой момент :

    Вот два режима поступающих на плис данных. Вверху SDR, внизу DDR.

    CLK одинаковая, данные поступают на одни и те же пины.

    Смотрим только на нарастающий фронт клока (отметил синим кружочком).

    По этому фронту данные фиксируются в одних и тех-же регистрах.

    SDC требует указать величину -max (интервал отметил красным)

    Но на самом деле интервал должен быть в обоих случаях примерно одинаковый (отметил зелёным).

    Видно что зелёные интервалы примерно одинаковые, а красные практически в два раза отличаются.

    Почему так? Где я чего напутал?

    9.thumb.jpg.d14e1402c5197eb84b5a2bfc28f3dcb4.jpg

  6. 11 minutes ago, Yuri124 said:

    Вот нашел на форуме Xilinx в ответах, и тогда понятно с этими расчетами.

    О, все становится на свои места. И выходит что только min может быть отрицательным.

    Но вопрос почему величина -max разная для одинаковых регистров работающих по переднему фронту клока но на шине SDR и DDR,

    для меня по прежнему открыт.

  7. 16 minutes ago, Yuri124 said:

    если указать max= -5 нс ... - Квартус и ТаймКвест  это поймут или нет...

    Я конечно далеко не спец, и с таймквестом пользуюсь эпизодически.

    Но именно это я попробовал, и это он понимает неправильно.

    Он отнимает эту величину от предыдущего фронта.

    ----------------

    Опять у меня непонятка как у начинающего :

    почему для DDR режима max считают как разницу между половиной периода клока и Tsu,

    а для SDR - между полным периодом и Tsu?

    Ведь в режиме DDR регистры разные, просто работают по разным фронтам.

    Ведь для регистра который работает по нарастающему фронту шины DDR и для такого же регистра но для шины SDR  Tsu одинаковое.

  8. 21 minutes ago, Yuri124 said:

    заявить период клока 10 нс (т.е. 100МГц), и относительно него задержку данных вот эти +-5 нс и указать. Т.е. чтобы вычислять захват данных не следующим фронтом, а текущим.

    Можно конечно попробовать, но зачем мне это всё выдумывать?

    Есть же спец программы которые всё считают, всё учитывают и формируют репорты.

    Главное им правильно сообщить о том что за ерунда происходит на входных пинах плиса, ничего не придумывая.

    5 minutes ago, andrew_b said:

    Аж два.

    О спасибо. А то AlteraIntel не порадовал своих юзверей такими красивыми шаблонами!

  9. 14 minutes ago, Yuri124 said:

    Т.е. ТС должен заявить не 12 МГц, а что-то в 100МГц (исходя из 10 нс жизни данных)?

    Почему я должен заявлять 100? есть реальная частота и она равна 12.

    Если быть точным - период 90 нс частота 11111111 Гц

     

    24 minutes ago, andrew_b said:

    Вот какой шаблон есть в Вивадо:

    А для SDR режима есть такой же шаблон?

  10. 13 minutes ago, Yuri124 said:

    А Вы как интерпретируете и понимаете?

    Как я интерпретирую видно на моих констрейнах - там где 40 широко по Вашему.

    Но какая разница как я это понимаю?

    Я спросил то именно потому что не уверен.

    Думал умные дядьки помогут, подскажут.

     

    set_input_delay -clock $input_clock -max [expr $input_clock_period/2 - $dv_bfe] [get_ports $input_ports];

    Получается что -max 40.0 таки правильно у меня?!

  11. 6 minutes ago, Yuri124 said:

    Какие при этом 40 нс допустимого сдвига клока относительно данных?!

    Толи я чего не понимаю (что скорее всего), толи лыжи не едут!

    Можете чётко и однозначно ответить на вопрос :

    что означает параметр -max в констрейне set_input_delay?

  12. 30 minutes ago, andrew_b said:

    Выделите у этого низкого клока фронты вашей высокой тактовой и защёлкивайте по этим стробам данные.

    И на какое максимальное время может опоздать выделенный фронт и последующий строб частоты 150 относительно строба внешней частоты 12 ?

    1 hour ago, Yuri124 said:

    Что-то Вы, как мне кажется, широко хватили.

    Что значит широко???

    Я спросил всё ли верно и привёл картинку (для SDR режима, но какая разница) на которой диаграмма с чётко и однозначно указанными интервалами и соответствующие этой диаграмме констрейны.

    Мне ответили что на картинке всё правильно.

    Я написал констрейны под свои времянки, и теперь мне говорят что что-то слишком широко!

     

  13. Господа подскажите, правильно ли я организовал захват шины и передачу в 150 мегагерцовый домен?

    Или нужно как-то иначе сделать?

    И на констрейны гляньте плиз.

    create_clock -period 90.0 -name DST [get_ports DST]
    set_input_delay -clock DST -max 40.0 [get_ports HD[*]]
    set_input_delay -clock DST -min  5.0 [get_ports HD[*]]
    set_input_delay -clock DST -max 40.0 [get_ports HD[*]] -clock_fall -add_delay
    set_input_delay -clock DST -min  5.0 [get_ports HD[*]] -clock_fall -add_delay