Изделие у меня комнатное, максимум что может быть это от +15 до +45 и небольшой сквознячок.
Но на свяк случай на два часа в морозилку -20 гр - работает!
Нагрел до +130 гр - работает!
А как питание поломать? и зачем?
Если с питанием что не так, то супервизор вырубит всё к чертям!
Так там же написано что это необходимые действия именно для Blaster II !
Посмотрел, у меня тоже 6 MHz.
Так можно или нет поднять частоту на Бластере-1 ???
Никакой разницы между их супер-пупер шлейфом и моим плоским кабелем ни в скорости ни в качестве программирования не заметил.
Может шлейф как-то при отладках себя покажет, но мне только прошивать надо.
Шлейф на отдельные проводки поменяли.
Я кстати ни разу их родным шлейфом и не пользовался.
Так его в коробке и оставил. Не удобный он для меня, жёсткий.
Просто заменил обычным IDC-10 нужной мне длины ( 15 см примерно).
Мягонький - как хочешь так и крутишь.
Порвался/поломался - 5 сек и новый обжал.
Запустил проект на 150 MHz. Вполне приемлемая частота на выходе получается, хоть с PLLOUT хоть с обычного IO.
Буферу размаха вполне хватает и микросхемам sdram тоже всё нравится.
Ох уж и перестраховщики эти интел-альтеровцы.
Кроме предупреждений компилятора о нарушении минимальной длительности сигнала и "паршивом" джиттере - других проблем не выявил. покачто ...
Windows 7 (64)
К системе подключён переходник USB>COMM фирмы FTDI (FT232RL).
Пока никакое ПО не подключило ком-порт, то всё нормально, USB Blaser работает.
Но только стоит любой программе (terminal например или подобной) сделать connect, то бластер "пропадает" и Quartus Programmer пишет No Hardware!
Освобождаешь ком и бластер снова есть. Чудеса.
Как вылечить?
Гляньте пожалуйста еще ограничение на input. tAC max 5.4 нс tOH min 2.5 нс.
На диаграмме CLK - это мой PCK выходной пин плис.
В scd добавил строку:
set_input_delay -clock CK -reference_pin [get_ports PCK] [expr 5.4-8.0] [get_ports PDQ[*]]
5.4 это tAC, 8.0 - период clk.
Защёлкиваю шину DQ клоком плис clk на один такт позже (не на фронте T3 а на T4),
т.к. (задержка клока (PCK) 3.463) + (tAC 5.4) + (задержка входа плис 3.859)=12.722 нс, что уже больше периода clk.
Вот отчёт :
Подскажите всё ли нормально?
Я эти констрейны input_delay первый раз в жизни пишу, впрочем как и все другие констрейны тоже.
Глянул :
Немного выходы переставил, чутка переименовал, в ограничении указал задержку 1.5 нс.
Но это не важно, ограничение задал правильно.
Но по диаграмме вроде как 2.944 нс, а по path все 4.462 .
Похоже таки квартус 1.5 нс где-то скрысил.
И в отчётах именно на 1.5 нс не совпадает.
А может я не там смотрю...?
