Перейти к содержанию

    

sov1178

Участник
  • Публикаций

    760
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о sov1178

  • Звание
    Знающий
  1. ETH не выходит из ресета (STM32)

    Спасибо за ответ! Разобрался уже сам - забыл включить тип PHY в регистре SYSCFG->PMCR.
  2. ETH не выходит из ресета (STM32)

    Приветствую всех! Пытаюсь запустить Ethernet на stm32h743 без HAL. Проблема очень странная - как только включаю клок: RCC->AHB1ENR |= RCC_AHB1ENR_ETH1MACEN; Поднимается бит SWR в регистре DMAMR, и собственно все... С PHY общаться получается (по MDIO/MDC). PHY используется LAN8720A, подключение такое (RMII): PA1 <-> CLK PA2 <-> MDIO PC1 <-> MDC PA7 <-> CRS PC4 <-> RX0 PC5 <-> RX1 PB11 <-> TX_EN PB12 <-> TX0 PB13 <-> TX1
  3. IMX6S

    Цитата(mantech @ Apr 17 2018, 19:54) в даташите написано, что копирует по 16 байт в блоке. Т.е. по 4ре слова, ИМХО, это мало для того, чтобы эффективно использовать полосу SDRAM по полной. Проведите простой эксперимент - просто вычитайте через SDMA какой-нить достаточно большой кусок SDRAMа (страницу, например), и второй эксперимент - просто запишите такой же кусок SDRAMa, а потом сравните время просто чтения, просто записи и копирования по 4ре слова, можете еще поиграться с выводом на дисплей (тест с отключенным и с включенным). Думаю кое-что может проясниться. ЦитатаDDR3 шириной 32 бита на частоте 400МГц. Судя по этому должна быть очень шустрой Это при работе достаточно большими блоками, а случайным доступом или очень маленькими блоками можно производительность SDRAM легко убить.
  4. Цитата(Ruslan1 @ Apr 15 2018, 19:57) Сильно надеюсь что в инициализации ничего хитрого нет, по сравнению с 8МБайт. Да нет там ничего хитрого ни в 32МБ, ни в 64МБ.
  5. IMX6S

    Цитата(mantech @ Apr 7 2018, 20:27) копировал блоками по 64Кб (16384х32 бита) (больше за одну транзакцию он не может). Создал 21 транзакцию (buffer descriptor) (1376235 байт) И засек время, итого получилось 30 копирований в сек. Что составляет примерно 42 мегабайта в сек. Если я правильно понял, то это будет 64К * 21 * 30 = 39МБ/сек чтений и столько же записей. ЦитатаЭто очень мало, если сравнить, например, скорость выдачи данных на дисплей - при разрешении 1024х768, 32х битном цвете и 2хслойной графике - это будет 158 мегабайт в сек. 26кадров/сек? ЦитатаЧто в несколько раз быстрее. А вот тут начинается самое интересное - SDRAM память нетороплива при случайных обращениях, но шустро отдает/принимает данные блоками. Выдача данных на дисплей скорее всего идет через буфер, по последовательным адресам и издержки получаются минимальные. Стоит посмотреть имеется ли буфер (и какой) у SDMA, поскольку если для каждого 32битного слова дергать память на чтение/запись, да еще и по разным адресам производительность сильно просядет (тем более у Вас и так подсистема памяти нагружена выводом на дисплей). Кстати для ускорения можно положить видеобуфер, буфер откуда данные копируются и буфер куда данные копируются в разные банки памяти . P.S. А память то какая (DDR3?) и на какой частоте работает? P.P.S. Заглянул в доки, я надеюсь Вы используете burst DMA unit?
  6. Цитата(vhk @ Apr 14 2018, 06:36) Шум в двух каналах АЦП на одном кристалле приобретает взаимозависимость. В данной схеме для пар АЦП 1,2 и 3,4 это не существенно, т.е. можно и так сделать.
  7. stm32f407, ADC и flash ART prefetcher

    Цитата(golf2109 @ Apr 13 2018, 18:13) а для серии F7 также такое набдюдается? Я ж в первом сообщении про это писал: "...в более старших моделях есть специальные биты ADCDC1/ADCxDC2 которые позволяют эту проблему пофиксить и оставить префетчер включенным". Подробности смотрите в AN4073. На практике об F7 ничего сказать не могу, т.к. задач требующих очень малые шумы АЦП на F7 не попадалось.
  8. Цитата(VCO @ Apr 12 2018, 22:32) Ребята Как-то радикально уж очень. Пока по крайней мере я от общения в этой теме больше получил, чем отдал, в том числе и от Александра. Да и в обсуждении думаю сокровенных тайн всеравно никто не откроет, скорее это попытка найти компромисс среди известных решений удовлетворяющий требованиям. Цитата(rloc @ Apr 12 2018, 20:08) Я сторонник разделения по разным корпусам и хорошей фильтрации по питанию, но даже в этом случае не избежать связи через входные цепи, где чаще используют резистивные делители мощности. Я тоже сторонник отдельных АЦП. Кстати, а как Вы относитесь к упрощенному варианту с двумя АЦП, в котором сравнение фазы идет с "идеальным" сигналом (а не с полученным второй парой АЦП)? Понятно, что в этом случае опора у АЦП должна быть раздельная и ее шум будет присутствовать в выходном сигнале, кроме того не получится сравнивать два одинаковых генератора решая при этом вопрос малошумящей опоры радикально, но в остальном должно ведь работать?
  9. stm32f407, ADC и flash ART prefetcher

    Цитата(scifi @ Apr 4 2018, 15:42) Кстати, говорят, медианная фильтрация эффективно срезает выбросы, так что изучите возможность применения. Она используется изначально, ибо в том применении все очень плотно с шумами АЦП было. P.S. Вот уж не думал, что через год кто-то напишет в тему Да, девайс давно и успешно работает с отключенным префетчером.
  10. Цитата(rloc @ Apr 11 2018, 13:11) 300 Eu за простенький модуль с Zynq US+ c 1GB 32bit DD4, контроллером Ethernet и USB, и необходимым количеством выводов для подключения нескольких АЦП с частотой 100-2600 МГц - много по цене? Ну как сказать, я понимаю, что не много по тому, что там на плате имеется, но для моего бюджета на этот проект, учитывая, что 300EU это далеко не все железо многовато. Я сторонник отправить все по максимуму на обработку на ПК, тем более, что 100МГц полоса анализа мне не нужна, а до 10МГц обработка на ПК не должна вызывать проблемы. ЦитатаДля обсуждения предлагаю следующий вариант решения: [attachment=111994:Fours_Ch...System_1.png] Интересно зачем они нарисовали независимые генераторы для тактирования АЦП? Сами же на формулах показали, что вносимая ими ошибка после вычитания сигнального и референсного каналов скомпенсируется. У Timepod 5330 да и у Symmetricon'а помнится опора общая.
  11. Цитата(rloc @ Apr 10 2018, 21:01) На FPGA можно попробовать сделать ДПФ сразу в логарифмическом масштабе, допустим на 1024 точки. Производительности хватает на такие операции. Это понятно, задача в принципе не слишком сложная (в вычислительном плане) весь вопрос в объеме FPGA и, соответственно, цене. ЦитатаРечь о Symmetricom и NIST. Он будет сильно ограничен по частоте. Да и выиграть очень много (в сравнении с синтезаторным вариантом) наверное не выйдет, думаю порядка 10дБ разница будет в сравнении с вариантом с простыми синтезаторами, хотя с другой стороны 10дБ разницы это в 100 раз быстрее...
  12. Цитата(Chenakin @ Apr 8 2018, 05:22) Задача разбивается на несколько этапов: Чисто теоретически мог бы принять участие в 1-5, 7, 9, 11, 12, 13, 14, но есть очень много нюансов, которые требуют уточнения, чтобы дать нормальный ответ. Например, какой конечный результат хочется видеть (т.е. нужен черновик ТЗ), в какие сроки, в каком виде, под какой лицензией будет HW, FW, SW, что получает в итоге каждый участник, ну и т.п. Цитата(khach @ Apr 8 2018, 08:44) В такую цену только звуковая карта лезет. Квадратурный коррелятор типа такого, на который приведена ссылка будет уже значительно дороже. И кстати, там патентные проблемы могут быть. Для самодельщиков не актуально, а вот большой фирме такой геморрой вряд ли нужен. Тот вариант с 4мя АЦП, не смотря на то, что весьма привлекателен (с идейной точки зрения), для обсуждаемого девайса наверное не слишком актуален. Возможно есть смысл сносить в ноль все в analog domain тогда к АЦП требования очень скромные и легко реализуется режим замера на DC, но шум внизу диапазона будет хуже. На счет цены в 100..200баксов, для стоимости деталей наверное несколько маловато, хотя зависит от параметров, то, что могло бы интересовать меня, наверное будет все же немного дороже. Цитата(khach @ Apr 9 2018, 19:02) У меня не получилось засинхронизировать две микросхеы аудио-АЦП на один канал I2S. Я у себя такой проблемы не замечал - один АЦП работает мастером на I2S, второй слейвом, собственно и все. Как вариант оба могут работать слейвами. Цитата(Chenakin @ Apr 8 2018, 21:55) Чувствительность: -200 дБн/Гц на 100 МГц, отстройка 10 кГц Гулять так гулять Может лучше определиться с цифрой без кросскорреляции? Она будет наверное более адекватно отражать требования к железу. Заодно и время измерения можно будет прикинуть. Можно кстати прикинуть, на отстройке 10кГц полоса анализа в 1кГц наверное будет допустима, тогда принимая время замера в 1минуту удастся накопить 100000корреляций = 25дБ выигрыш, за 1,5часа можно еще на 10дБ опуститься = 35дБ выигрыш, следующие 5дБ потребуют 14часов измерений, что наверное имеет мало практического смысла. Получается сам измеритель должен иметь шум на 10кГц отстройке и частоте 100МГц не хуже -165дБн/Гц. Это реально для широкополосного варианта в дешевом приборе? Как то у меня сомнения... Цитата(Chenakin @ Apr 8 2018, 21:55) В итоге хотелось бы что-то типа: Fвх = 10 МГц – 20 ГГц Fотстр = 1 Гц – 100 МГц Чувствительность: -200 дБн/Гц на 100 МГц, отстройка 10 кГц У меня пожелания более скромные: 1. Диапазон частот DC + 1МГц..6ГГц 2. Полоса анализа минимум 10Гц..1МГц, хорошо бы до 20МГц 3. ДД прибора без кросскорреляции, если делать с упором на простоту и цену, то наверное лучше, чем -150дБн/Гц внизу диапазона и -100дБн/Гц вверху не получится (это на отстройке в 10кГц, ограничена цифра будет синтезаторами), хотя хотелось бы конечно получше. С полосой анализа 1кГц минута накопления опустит планку шума еще где-то на 25дБ. Цитата(rloc @ Apr 9 2018, 18:56) Если нужен только логарифмический масштаб по частоте, то в обработке ничего сложного нет - это несколько этапов децимации (разбил бы на октавные диапазоны) на простой FPGA. Если несколько урезать аппетиты по полосе анализа (или пожертвовать временем измерения), то для удешевления всю обработку можно сделать на ПК. Не вижу, чтобы просто децимация на FPGA, без БПФ, дала существенные преимущества, вот если там же сделать БПФ... Цитата+DC +1, хотя это для многих вариантов железа создаст дополнительные сложности. Цитата(vhk @ Apr 10 2018, 07:43) Народный измеритель ФШ, реализация: Не, это все не то. Нужна более широкая полоса и возможность проведения измерений на любой частоте (в пределах рабочего диапазона), а не на тех, на которые есть малошумящие генераторы. Ну и из того, что Вы перечислили, только анализатор спектра в некоторые варианты железа можно относительно безболезненно (программно) впихнуть.
  13. Цитата(khach @ Apr 7 2018, 18:19) Ну во первых готовые HiEnd аудиокарты банально дороже чем малинка с АЦП. Для меня не проблема сделать внешнюю USB аудиокарту в том числе с двумя АЦП по одному на канал, чтобы уж точно корреляции шумов не было. Будет дешевле малинки, которую еще непонятно как потом к софту прикручивать. Но мне не сильно интересна полоса в 40кГц, или даже 80кГц. ЦитатаВо вторых, через обычный USB не получится пропихать аудиопоток от двух 192к аудио АЦП А зачем это делать? В правый канал один АЦП, в левый другой, в итоге 192к * 24 * 2 = 9Мбит, что вполне укладывается в USB1.1. А ведь можно и USB2.0 запилить с UAC 2.0. ЦитатаВ третьих, возможно наконец поймем, с чем связаны грабли с кросс-корреляцией, вернее ее пропаданием у двухканальных аудио-ацп. Я кое-какое исследование провел на эту тему (без звуковухи). Результаты в принципе подтверждают наличие проблемы у двухканального АЦП и меньший шум варианта с двумя раздельными АЦП, но для использованных в опыте АЦП (CS5381) у меня нет достаточно чистых источников сигнала для окончательного вердикта и красивой картинки, да и делать надо бы тогда нормальную карту, а из-за узкой полосы нет мотивации. ЦитатаВ принципе можно еще несколько плюшек добавить типа FLL цепи для измерения ФШ дрейфующих по частоте источников, но это во второй итерации. Я вообще скептически отношусь к прямому замеру малошумящих генераторов (для обмера которых не хватает ДД ЗК) звуковухой, т.к. и так очень маленькая полоса анализа еще уменьшается, да и не удается избавиться от влияния зеркального канала на результаты измерения (это в принципе следствие первой проблемы). ЦитатаНу и меня привлекло квази-аппаратное "длинное" фурье более 64к выборок- на нем хорошо искать спуры синтезаторов которые под шумами прячутся. Баловство это. Указанные длины нормально обрабатываются на компе.
  14. Цитата(khach @ Mar 27 2018, 13:48) Хм, а если подсунуть Creative смоделированный синус по I2S для чистоты эксперимента? В моей карте все на одной плате, так что нереально.
  15. Цитата(khach @ Mar 27 2018, 11:46) А вот это возможно как раз тот эффект драйверов или ДСП обработки сигнала в аудиопроцеесоре о котормо я упоминал. Думаю драйвера тут не при чем, у меня есть одно устройство, которое прикидывается аудиокартой, немного поправил прошивку, чтобы генерировалась синусоида в 1кГц, вот что получилось (при аналогичном dataflow), вертикальная шкала приведена к дБн/Гц (фактически видно окно БПФ HFT196D и все): [attachment=111775:drvtst.png] Драйвера правда разные у Creative и у этого стандартного UAD, но с обработкой звука в винде очевидно, что все более чем прилично если пользоваться правильными API. Цитата(rloc @ Mar 27 2018, 12:50) Если разбить диапазон отстройки на декадные куски (как пример) с полосами анализа 10-100-1000-... Гц? Да надо делать именно так, но я не пытался наваять в матлабе полноценный анализатор ФШ - на данном этапе просто было интересно попробовать алгоритм. ЦитатаВ идеале было бы хорошо изобрести дециматор с дробным коэффициентом, чтобы в каждой частотной точке иметь наибольшую динамику. Дециматор с дробным коэффициентом не проблема. Можно увеличить кол-во ступеней, скажем не декадную сделать, а бинарную, но во всех этих случаях будет теряться производительность, т.к. часть результатов БПФ придется отбрасывать. Для декадного варианта отбрасывается совсем немного, там и потери будут минимальные, хотя в век ГГц процессоров я наверное мыслю старомодно Если думать об измерителе ФШ, то самый сложный вопрос будет с железом. Впрочем, чтобы его решить эффективно нужно определиться с кругом задач и требуемыми параметрами. ЦитатаКрасота! Насколько сложно сделать реалтайм обработку в Матлабе со ЗК? Не знаю, я не большой знаток матлаба, в реалтайме вообще ничего там не делал никогда.