Jump to content

    

PICNICK

Участник
  • Content Count

    25
  • Joined

  • Last visited

Community Reputation

0 Обычный

About PICNICK

  • Rank
    Участник
  1. Спасибо большое!!!
  2. 2 new123 По форумам, подкиньте ссылку... Спасибо.
  3. В проекте поменял чип на Cyclone ||, компиляция прошла успешно. Всем спасибо!
  4. Попробую...Спасибо.
  5. Two PLLs are designed to support the LVDS interface. When using LVDS, the I/O clock runs at a slower rate than the data transfer rate. Thus, PLLs are used to multiply the I/O clock internally to capture the LVDS data. For example, an I/O clock may run at 105 MHz to support 840 megabits per second (Mbps) LVDS data transfer. In this example, the PLL multiplies the incoming clock by eight to support the high-speed data transfer. You can use PLLs in EP20K400E and larger devices for high-speed LVDS interfacing. Походу просто на моем APEX EP20K60EQ нет поддержки LVDS..... даташиты читать нужно
  6. Больше нет ни предупреждений, ни ошибок
  7. 2 Lmx2315 Error: clk port of ClockLock PLL, LVDS receiver PLL, or LVDS transmitter PLL "lvds2:inst|altlvds_tx:altlvds_tx_component|pll" must be driven by non-inverted input pin or, in an LVDS transmitter PLL, the output of an LVDS receiver PLL. Больше нет ни предупреждений, ни ошибок
  8. Картинка, кстати, не с телефона.... PrintScreen рабочего стола Так виднее???
  9. Error: clk port of ClockLock PLL, LVDS receiver PLL, or LVDS transmitter PLL "lvds2:inst|altlvds_tx:altlvds_tx_component|pll" must be driven by non-inverted input pin or, in an LVDS transmitter PLL, the output of an LVDS receiver PLL. Пробовал PINs по разному конфигурировать, не помогло. Если к функции не подключать пины, то ошибка не формируется. Спасибо.
  10. Доброго времени суток. Решил попробовать сделать управление LCD панелью по LVDS. Код в графическом веде на мегафункции LVDS. Но возникают ошибки. Что я упустил, подскажите пожалуйста... Схема во вложении APEX 20KE LVDS.bmp
  11. Спасибо. Подскажите, пожалуйста, как создать файл для конфигурирования: Convert Programming files -> .....?????
  12. Доброго времени суток. Устройство на APEX EP20K60Е, конфигурирование по PS (На плате есть МК и две 24с512). Размер файла по ДШ 80 кбайт, в одну ПЗУ не влезет. Подскажите как разбить файл на части в Квартусе? Спасибо!
  13. Привет Всем! Спасибо, CADiLO! по VREG_AUX читал, но не внимательно. Не увидел что выход регулируемый! alfik777 написал в личку.
  14. Привет Всем! Не стал плодить темы по SIM5215. Возник вопрос. Можно ли для интерфейсного питания AK8856 (PVDD) использовать выход VREG_AUX модема или свой LDO ставить? Спасибо. И еще вопрос в догонку... Схему сопряжения аналогового входа, как в документе akd8856_an_1, обязательно делать? Спасибо!