Jump to content

    

vik0

Свой
  • Content Count

    381
  • Joined

  • Last visited

Community Reputation

0 Обычный

About vik0

  • Rank
    Местный
  • Birthday 08/12/1980

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

2081 profile views
  1. Нет, не нужно. PS. В DDR3 тоже не нужно, если нормальный контроллер (не i.Mx)
  2. Форумчане привет, Прошу покритиковать трассировку DDR3. Вводная информация: SoC - ADSP-SC587 (Analog Devices) 2 независимых контроллера памяти, каждый поддерживает 16-bit single memory IC У производителя несколько необычные рекомендации по терминированию: десятки Ом последовательно для control and address сотни Ом на землю/питание для pull-up/down для индивидуальных сигналов дифф пар подробнее тут - https://www.analog.com/media/en/technical-documentation/application-notes/ee387.pdf Во вложение скриншоты по слоям Трассы выделены цветами: Memory controller 0: Control/address/clock - желтый Lower byte lane - сиреневый (pink) Upper byte lane - красный Memory controller 1: Control/address/clock - темно-зеленый Lower byte lane - белый Upper byte lane - светло зеленый Стек: везде импеданс 50 Ом, по рекомендации производителя 2-й слой: сплошная земля 5-й слой: +1.5В. Минимальное расстояние от трасс до края полигона - 1.5мм Буду рад любой критике, спасибо.
  3. Vitesse? Там и документация доступна. И покупка - на digikey-е хоть поштучно бери. (речь, естественно, про однопортовые) Сами использовали в паре проектов VSC8211 - все хорошо, проблем не было.
  4. Буквально на днях было: http://electronix.ru/forum/index.php?showt...t&p=1002770 Может и не актуально для ТС (т.к. не все контроллеры поддерживают данную feature), но решил добавить для полноты картины.
  5. EE-240 Только мне кажется, что вы и uriy говорите о разных вещах. Если я правильно понял вам необходимо дизассемблирование/декомпилирование, а uriy говорил о модификации загрузочного файла. Поправьте, если я не прав. ps. Не знаю какое у вас семейство, но, ЕМНИП, у 54x (и скорее всего у 50x, 51x и 52x) семейства немного изменился формат ldr. Описание изменений - в hardware reference manual
  6. Извините, но это полнейший бред. Используйте atof (или sscanf) и не заморачивайтесь
  7. То, что матрица ничего не знает о том, что ей надо по своему входу ОЕ игнорировать обмен по i2c. Еще раз уточню, что под фразой ТС "выбор самой матрицы делать через порт OE" я подразумеваю что он собирается использовать ОЕ вход матрицы чтобы отключать реакцию матрицы на обмен по i2c. Если я не прав, пусть ТС меня поправит.
  8. OE - это output enable матрицы? Если да, то не получится, т.к. он применим только шине данных, но не к i2c. Да. А у MT9P031 они одинаковые и без возможности изменения.
  9. Правильно подключать к 548 блекфину DDR память
  10. :bb-offtopic: Улыбнуло :) А ничего что родоначальником i2c является NXP (в те времена еще Philips)? И именно их реализация является стандартом де-факто :laughing:
  11. Где-то так: .... I0=0; R0=[P0++]; LSETUP (lp_begin, lp_end) LC0=P5; lp_begin: (R7,R6) = byteunpack r1:0; // r7.h=Y2; r7.l=cr1; r6.h=Y1; r6.l=cb1 R5 = pack (R7.h, R6.h) || W[I2++]=R7.L; [P1++]=R5; lp_end: MNOP || W[I3++]=R6.L || R0=[P0++]; .... За правильность не ручаюсь - проверить нет возможности. PS. Еще можно попробовать с помощью DMA...
  12. А вам нужно именно внутри одного проекта? Так, afaik, нельзя. А скопировать проект со схемой и разводкой можно через "Job management wizard".