Jump to content

    

Deus-Ex

Участник
  • Content Count

    56
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Deus-Ex

  • Rank
    Участник
  • Birthday 05/02/1986

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Казань

Старые поля

  • skype
    AndreySerg117

Recent Profile Visitors

1368 profile views
  1. 46 pin (DEC4) C6 -> рекомендован 1uF !! 48pin 4.7uF 36pin 0.1uf 13pin 0.1uf 33pin C4 -> 0402 NP0 100pF !! 32pin DEC2 -> NC?
  2. Еще одна емкость же осталась 0.1uF 0603 , можно заменить на 0805 X5R/X7R
  3. Задание не было провалено, 01.10 я хотел расставить все компоненты и начать все трассировать и уже точно определить , нормально ли там на двухслойке все разведется, менеджеру о косяках и планах я доложил вечером 30.09.2019,
  4. А в телефонном разговоре просто мне было сказано , что та самая "временная квота" это примерно расчитанное время менеджером для успешного завершения данной работы , конечно там было Но , в инструкции, что если вдруг не хватило этого времени нужно прекратить разработку и связаться с менеджером - в инструкции это было написанно так , как буд-то это является нештатной ситуацией и overtime - это нечто серъезное. Это само собой , просто в итоге имеем столько неточностей, и в файле схемотехники , где были неподсоединенные компоненты к процессору, на которые ругался Ele. Check , и огрехи в схемотехнике, и компоненты с обозначенным центром на первом паде компонента , Silk проходящий через пады и можно вспомнить про ехидное замечание автора?(менеджера?) про 4-х слойку . Конечно , если оказывается, что здесь за все платится и квота плавающая , то думаю это не будет проблемой для очередного нанятого сотрудника все исправить Я рад , что вы всё выяснили
  5. Во-первых там есть иерархические блоки , где достаточно развести только один , во-вторых - конечно я уже начал сомневаться потом, на выходных , что это будет простая задача - развести на двухслойке за короткое время , изначально я не имел полного представления насколько там все сложно или легко , да и заказчик меня не спрашивал . Но тем не менее я готов был и за 150usd (может конечно я бы потом, в конце и попросил увеличить сумму) развести это, т.к. у меня простой небольшой Аванса у них нет, есть только выплаты за выполненные проекты с задержкой в ~3-4 недели , насколько я понял.
  6. Сообщения перенесены из темы Модератор Я прошел мини тестовое задание , меня взяли , дали задачу на 1615 часов(рассчитано примерно, по мнению менеджера, с возможностью повышения , если немного переработал) рабочего времени (10USD/час) ( 2227 pins 691 patterns) 300мм * 130мм . 1) Необходимо было внести изменения согласно замудренной инструкции в файле схемотехники паттерн трансформатора . Чуть позже - еще убрать дубл past куска схемы, (это мелочь) 2) Развести SCH файл на двухслойке с возм. двухсторонним расположением компонентов , 0.2/0.2мм мин. , из high speed - толька 2 LANa , на плате 3 линии питания перефирии (с возм. подключения к резрвному источнику.) 3) Предоставить файлы gerber , файлы с позиц. обозначением и центром компонентов. , и вроде еще файл с координатами компонентов для 2-х слоев Я должен был приступить к выполеннию в прошлый четверг.У меня были еще некоторые дела и я начал вникать во всю схемотехнику и размещать основные компоненты где-то только в пятницу . Попутно нашел ,скажем так, некоторые ошибки в схемотехнике. Так же -Обнаружил, что некоторые компоненты имеют обозначенный центр корпуса как 1-й пин компонента . -Некоторые компоненты имели слой silk поверх падов или имели расстояние <0.1мм до пада -Некоторые объемные компоненты (дочерние платы так же их производства), которые должны были ставиться на данную плату поверх имели обзначенный контур в слое silk , логичней было бы Assy слой использовать для боле эффектичного использования пространства под данными платами (3d все же имелись). -LAN линии в файле схемотехники не были обозначены как DiffPair -Diptrace всегда зависал , когда я запускал автогруппировку выделенных (10-15штук) компонентов( или всех на границе платы), что пару раз мне приходилось начинать расстановку компонентов заново с последней сохраненной записи Из-за большой плотности компонентов , я написал в чате менеджеру, что мол сегодня 01.10.2019 я постараюсь все компоненты расставить и решить нужно ли там использовать 4-х слойку , на что получил ехидный ответ, мол лучше уж тогда использовать 6-и слойку , для того ,чтобы автрассировщику(?) проще было , а так мол у них есть плата предыдущей версии и там в 2-х слоях все отлично . Я посмотрел ту плату - при примерно одинаковой площади текстолита (в текущем варианте эффективная площадь даже чуть меньше из-за использования схемы AС-DC , с keepout зоной под сокет питания 220, в старом варианте там просто DC_in ) , у старой платы общее количество паттернов примерно 310 , а в разрабатываемой версии 691 В общем итого , сегодня, я был fired
  7. Шайтан, проблемы видимо с портабл версией, на полноценной нормально все делается
  8. Здравствуйте , Altium portable 17.1.6 , не могу получить gerber'ы , делаю по инструкции резонита (https://www.rezonit.ru/support/directions/altium/), файлы в папаке output не появляются, кроме PCB1.apr и PCB1-macro.APR_LIB https://postimg.cc/gnD2msgp При сохранении правой кнопкой по каждому файлу GBO GBL .. сохраняются файлы равным размером 12кб и они не открываются в Gerber-view.com (неверный формат)
  9. Имеется PIC16F , имеется мощный передатчик (типа рации) (аналоговый вход от 80Гц(может выше) до 30кГц , 1VRMS in) , нужно передать 8байт данных 1раз в 20 секунд. Допускаются потери данных. Имеются ли какие-нибудь простые решения для передачи данных ? Думал об использовании кодирования типа Spdif используя bit banging но может что-то готовое и простое есть?
  10. DGND Цапа соединяй сплошным (сетчатый здесь только разве как для красоты можно делать) с аудиоконтроллером , а AGND Цапа желательно ближе к пинам PCI или входным кондерам в питании Аудиоконтроллера
  11. Подскажите пожалуйста чем команда 220 PMTK_SET_POS_FIX отличается от 300 PMTK_API_SET_FIX_CTL ?
  12. Здравствуйте , сделал несколько плат на заказ у китайцев , объединил в 1 заготовку , китаец ругается(на своём китайском), что не может распилить её в таком виде, В общем каждая из плат имеет границы в виде CutOut'a + общий внешний периметр - это boardBorder , Подскажите , кто сталкивался, как необходимо панелизировать правильно