Перейти к содержанию

    

dsp

Свой
  • Публикаций

    61
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о dsp

  • Звание
    Участник
  1. Группа разработчиков

    Здравствуйте! Группа разработчиков, находимся недалеко от Москвы. Мы можем выполнить полный спектр проектирования электронных устройств - разработка схемотехники, трассировка печатных плат, программирование ПЛИС, программирование встроенных в ПЛИС процессоров, программирование ЦПОС процессоров и процессоров общего применения, а также различных микроконтроллеров, разработка и отладка математических алгоритмов, разработка отладочного и компьютерного программного обеспечения. Схемотехника, трассировка печатных плат (до 12 слоев), разработка "прошивок" FPGA (работали с XIlinx, Altera, Lattice), программирование процессоров (в основном Texas, включая последние "многоядерники" Keystone), разработка компьютерного софта, моделирование алгоритмов. Схемотехника, трассировка - используем Mentor Graphics Expedition, HyperLinx, IO designer. Моделирование скоростных цепей, мультигигабитные линки (10G ethernet, PCIe, SRIO, JESD204B, DDR3) и т.д. Разработка firmware FPGA - в последнее время Xilinx. Софт - Xilinx (Vivado), Synopsys (Synplify, Identify), Mentor Graphics (QuestaSim). Разработка архитектуры, синтез, оптимизация по ресурсам - скорости, моделирование, аппаратная отладка, в последнее время осваиваем высокоуровневый синтез (С/C++ - RTL). Программирование процессоров - Code composer Studio (C, C++). Разработка комп.софта - широкий спектр языков. Моделирование - Matlab. Вкратце о последних работах: Системы обработки видеосигнала и звука (SDI, сжатие и т.д). Программно-аппаратная платформа SDR. FPGA - DSP составляющая, взаимодействие между блоками системы - JESD204B, SRIO, 1G ethernet. Элементная база - FPGA Xilinx Kintex, DSP TI TMS320C6670. Готов ответить на все интересующие вопросы, если таковые возникнут. Email: astartasound@gmail.com
  2. Разработка схемотехники, "прошивок" - FPGA, DSP, топологии печатных плат электронного оборудования. Сферы деятельности : телекоммуникации, видео, аудио, цифровая обработка сигналов. Разработка топологии и моделирование многослойных печатных плат - Expedition,HyperLinx. Разработка firmware FPGA - QuestaSim,Synplify,Identify,ISE,Quartus. Разработка firmware DSP - CodeComposerStudio. Разработка PC, embedded software. Возможны варианты : FPGA (Xilinx - Altera - Lattice), DSP (TI - Analog Device - Freescale) и т.д. e-mail : fpga2011@yandex(тчк)ru
  3. Разработка видеосистем

    Занимаемся разработкой систем сжатия, хранения и передачи SDI видеосигналов. SD-HD-3G SDI видеопоток, JPEG2000 кодирование, передача по IP сетям, захват и хранение некомпрессированного и компрессированного видеосигнала, различные интерфейсы связи с хост-системами (1Gbe, 10 Gbe, PCIe, SATA). Возможна работа с цифровым аудио и его обработка. дополнительная информация : fluorescentvision(тчк)com
  4. Требуется схемотехник-трассировщик ПП. Требования: - Mentor Graphics Expedition,Hyperlinx. - Опыт проектирования многослойных ПП - 6 слоев и выше. - Опыт проектирование DDR2, DDR3, LVDS, PCI Express, SATA, QDR, Gigabit Ethernet. Удаленка возможна, единственное пожелание поближе к Ярославлю. За подробностями писать на fpga2011@yandex.ru.
  5. Разработка электроники

    Команда разработчиков предлагает услуги по разработке электроники : FPGA - разработка IP ядер, разработка законченных проектов, встроенные процессоры (QuestaSim,Synopsys,Xilinx,Altera). DSP - разработка firmware, разработка алгоритмов. PCB - разработка принципиальных схем, трассировка печатных плат, моделирование (MentorGraphics,Hyperlinx). Soft - embedded,PC. E-mail : activateelectronics@gmail.com
  6. Разрабатывали подобные вещи. Для детального дальнейшего общения напишите на почту: fpga2011@yandex.ru
  7. Разработка IP-core (FPGA).

    Коллектив разработчиков ищет удаленную работу (обсуждаемы иные варианты сотрудничества). Опыт работы в области телекоммуникаций - E1, STM, Ethernet, DSP. САПР : MentorGraphics (ModelSim, Questa), Synopsys (Synplicity, Identify), Xilinx (ISE, PlanAhead), Altera (Quartus). Device : Vitrex 4-5-6, Spartan 3-6, Cyclone, Stratix. Языки : Verilog, SystemVerilog. Возможно написание документации на IP-core. почта : fpga2011@yandex.ru.
  8. Не понятно в чем дело...Не работает Locallink.Чип Spartan3an.Coregen'ом создал 2 MAC модуля (10-100M), из example примера, что создается при генерации маков взял 2 fifo - входное и выходное, собрал тестовый дизайн (Компьютер - PHY - МАС - Rx fifo - Tx fifo - MAC - PHY, потом по Ethernet в Давинчи(так мне нужно тестировать). Давинчи обратно посылает, и далее такая же цепочка, только в обратную сторону). Посылаю пинги , а ответ request timeout....Если просто соединить внутри FPGA PHY, то все работает пинги проходят.В чем может быть дело? Может кто сталкивался? Fifo не трогал, какое с example design идет, такое и поставил.....
  9. Сделали прототип устройства на Xilinx 4 fx 60, подключили DDR, пишем одни значения, читаем вообще ерунду какую то, стоит EDK 9.1 Sp2, в контроллере DDR тайминги пробовали стандартные оставлять по Jedec, пробовали по даташиту ставить на память , все равно не работает, а на плате memec все работает как часы. В чем может быть дело?
  10. DeleteInterpProc called with active evals This application has requested the Runtime to terminate it in an unusual way Please contact the application's support team for more information. ERROR:Xflow - Program par returned error code 3. Aborting flow execution... make: *** [implementation/system.bit] Error 1 Почему ее сначало не было, а сейчас появляется каждый раз? Ошибка возникает на этапе placera.
  11. Спасибо, я подобное делал, работало, а вот с памятью напрямую запарки,....
  12. Нет не устроит, дело в том, что в моей периферии есть 32хбитный блок памяти, и одним портом он должен цепляться к IPIC.Никак не получается это сделать.
  13. Да ничего особенного, просто надо подключить 4 2х килобайтных блока памяти, чтобы получилась 32х битная шина данных.
  14. Не могупонять как подключить свою логику в EDK. Читал доки, делал так как там написано, и ничего не получается.Подключал через визард создания - импортирования периферии. В user templates файле прописываб свой блок instance, т .е его порты пордключаю к IPIС, но EDK потом пишет что не находит мой модуль, хотя он в папке где сгенеренные фалы визарда.В чем может быть дело?Весь уже замаялся с ним.
  15. Генерю pll ксайлинковским визардом 8.1.03i меняю коэффициенты умножения и в альдеке при моделировании только на 4 умножает, другие коэффициенты не действуют, 4 было выставлено при первой генерации визардом.В чем дело?