Где я говорил что резисторы имеют отношение к выравниванию? Просто констатирую их наличие в схеме отладочной платы, равно как и выравнивание связей. Читая ответы aaarrr складывается впечатление, что с SDRAM не о чем париться, ни тебе выравнивания, ни еще чего. Я же исходя из схемы/платы STM32H743EVAL вижу что возможно это не совсем так, о чем и написал.
Просматриваю схему и герберы STM32H743EVAL - тоже SDRAM 166 МГц (работает, как полагаю, на 133 = 400 / 3). На герберах присутствует выравнивание, на схеме сериальные резисторы 33 Ома. Мужики то не знают(c) ?
Спасибо. Пдф прилагался для общего первоначального взгляда - что бы решить открывать проект или нет. Кроме того ПДФ сгенерирован с выключенными полигонами, соответственно там много чего может быть неподключено. И да он сделан раньше и может иметь мелкие огрехи. Я не предлагаю кому либо отработать за DRC, хотелось бы какого то общего, "концептуального" взгляда.
ПС Опять же предыдущий оратор "концептуально" сказал, что "мрак полный" но не пояснил почему. Неужели только из несоразмерных футпринтов от Альтиума?
ПС Нижний конденсатор подключен к 172 ножке процессора VDD, которая не имеет рядом парного вывода GND, поэтому верхняя обкладка подключена только к полигону GND через VIA. Если фрагмент увеличить, то будет хорошо видно что все ближайшие ножки подключены к каким то цепям.
VIA просто натыканы в последний момент, "что б были" - насчет ненужности барьеров - в курсе.
Все футпринты из библиотек Альтиума
насчет шестислойной платы не понял - задавалась четырехслойная...
Наваял плату процессорного модуля STM32F439/F746(TQFP176) + 32 bit SDRAM MT48LC4M32B2TG(TSOP86) + QSPI EEPROM 25Q128(в случае использования F7) + двухцветный led + ldo. Малогабаритный кварцевый резонатор NX3225GD-8.00M. Процессор и память расположены на противоположных слоях друг под другом.
САПР -Altium v10. Четыре слоя, внутренние VDD и GND, наружные - основная разводка. Разведено c нормами:ширина проводников 8. зазор 8. Абсолютное большинство связей SDRAM допилено под зазор 10.
VIA - 12/26 все сквозные. Слой MID1 сплошной полигон GND, на слое MID2 полигон VDD плюс несколько треков, которые не развелись на наружных слоях. Свободное место на наружных слоях залито GND проставлено несколько сшивающих полигоны VIA.
Если получится запустить SDRAM на частоте 90 МГц с STM32F439, планирую второй этап - STM32H743 частота SDRAM 133МГц. Основная цель - применение в девайсах с GUI LCD 7'' 800x480. Это первая в моей практике 4 слойная плата, поэтому прошу конструктивной и всякой прочей критики.
F439SD.rar
F439SD.pdf
этого потребовало экстремальное выравнивание, оказавшееся лишним. буду переделывать.
В связи с переделкой возникают новые вопросы: блокировочные конденсаторы питания SDRAM: насколько необходимы индивидуальные виасы для каждого конденсатора к VDD и GND? возможно два соседних конденсатора "запитать" от одной пары виасов?
пока что хобби такое - переразводка... Понял что исходил из ложных предпосылок, переразведу заново, сделав упор на clearance и избавлюсь от несквозных отверстий. Никакая практика не бывает лишней.
Тему выравнивания длин для SDRAM сканировал по форумам долго. Видел полярные мнения.
Три страницы назад мне объяснили, что разбег 850 мил это уже критично... Врали? Вы утверждаете, что выравнивать вообще нет нужды, так наверное не бывает - есть допустимая разница. Сколько допустимо - дюйм, два, больше? Частота на первый раз планируется 90 МГц (STM32F429), в перспективе до 133.
