Если, у кого сие, произведение . Много лет им(LVDS) пользуюсь. А тут меня попросили, найти данный стандарт, чтобы посмотреть, а что именно он регламентирует!
Здесь FTP ссылка на FPGA Intel ( Altera) ресурс !
ftp://ftp.intel.com/Pub/fpgaup/pub/
1. Тут есть неплохие курсы
2. И примеры для различных версий Quartus и DevKit
Я вот как то и удивился, что DDR и VAX вроде вещи не очень совметимые :). НО и хорошо. Мож перейти на MAX 10? там и PLL и всё такое, там должно получиться. Мы вроде с ними что то хотим делать.
1. Если в симуляции вы видите иголки, то всё же лучше добиться ноормальной работы без иголок. Потому что, вы правильно заметили есть еще плата и она тоже может добавить, неопределённостей и увести параметры. Так что надо добиться хорошей картины. Затем Обязательно описать плату в TimeQuest input_delay output_delay.
2. Не знаю, как вообще для макса такие частоты. Мне было бы интересно посомтреть Репорт по TimeQuest
Тут может всё зависить, от версии. Но мне кажется, напрямую из ИнтЛибы не работает. Поэтому посмотрите, к какой либе привязан компонент. И потом обновите этот путь связки.
Вот это интересно. Надо попробовать. Заметил, что допустим Q12 нормально компилит и без ошибок и укладывается в консрейны. А вот тоже самое на Q17 и там уже ошибки.
Получается, что если я переду на 18ть, то может они пропадут ???
У меня впрос, еще, а где вы про это прочитали ?
Тут , вот пару дней назад, про настольоный теннис смотрел и у китайцев, про эти 10 тыс часов, говориться. А откуда вы про них ? Это какая то магическая цифра ?
Мне кажется, вам стоит посмотреть в сторону SDR. Купить, какую нить отладку. Почувствовать изучить процесс. Благо многие с открытым исходным кодом. А дальше думать, стоит ли вам , самому их проектировать. А если не секрет. Вы химик в какой области ? Вы не из МИТХАте ?
