Jump to content

    

des00

Модераторы
  • Content Count

    7546
  • Joined

  • Last visited

Everything posted by des00


  1. 1. Сделать обработку флага full на обоих сторонах. 2. Использовать полную, а не усеченную разрядность сигнала usedw
  2. CDR ставит крест на вашей затее. phase alignement FIFO нужно по любому. Но, оно есть внутри самого трансивера и если опорные тактовые не плывут, то вы можете сэкономить.
  3. В этом вся соль. Проект же не из-за любви к искусству, а практической цели для. Это старая разработка на микросхемах среднего уровня интеграции, там даже в микрокоде могли быть использованы особенности формирования какого нибудь флага, в хитром режиме вычислителя. А микропрограмма чисто в бинарных кодах, пусть даже на ассемблере ее нет... Ну т.е. повторить систему на ПЛИС можно, но будет ли она сделана настолько что бы 100% ей доверять (речь про станок ЧПУ как я понял, запоротая партия деталей на лям, быстро отобьет желание экспериментировать). Эмуляция на процессоре столкнется с теми же проблемами, но на проце поиск и устранение этого будет быстрее, чем в ПЛИС.
  4. не моя тайна, но для точки отсчета есть у нас аналогичные устройства на 5 арии за 400 и на аналогичном хилом за 100.
  5. искать системы команд и сравнивать. доработать что-то готовое не так сложно, как разрабатывать свое)
  6. неее, по фрейду это с вазелином) мне сложно выговаривать латтис) латекс проще) цены...цены конь, сравнимые, по ресурсам чипы от хилых, нам обходятся в 3 раза дешевле :(
  7. я пишу не про серию, а про систему команд для ее эмуляции. Возможно что там небольшие отличия.
  8. если там система комманд К580 - интел 8080, ИМХО эмулятор в сети должен быть) найти сорцы и портировать)
  9. Как раз наоборот. Если подобного, отлаженного и проверенного в работе продукта нет, то можно ковыряться очень долго и упорно. А вот простой эмулятор, намного проще. Есть четкая система команд (надеюсь без черных дыр и теневых, недокументированных операций), написать эмулятор не сложно, да и скорее всего это уже сделано и проверенно энтузиастами. Делать на плис это имеет смысл, если оборудование сделано таким образом, что бы выдерживать четкие временные интервалы, относительно тактового генератора. Тогда да, чисто программный эмулятор не подойдет. А так, найдите студента на дипломирование толкового, сделает) Ну или заказать разработку, но тут от стоимости оборудования зависит, стоит ли оно того)
  10. Поздно. Все ушли на зайлинск с латексом
  11. на проце с большим количеством ног, нельзя эмулятор написать? думаю эмуляторы такие есть в сети, портировать на процессор и читать PROM команд и дрыгать ногами. Это будет дешевле и быстрее чем реализовывать все на CPLD
  12. Прочитал ТЗ, при условии что корки по FEC я делал и они в опенсорсе..... 3 месяца до релиза, не реально. За это время, только опытный образец, да и то с ограниченным функционалом. 250 тыров ~= 3.8к$? - тут только FEC корки столько стоят, не считая остальных модулей и работы по системной интеграции. UPD. Тут только ПЛИСовой работы месяца на 4-6, не считая софтовой и системной. А с суммы если еще налоги вычесть, то это даже не работа за еду.
  13. Проблема уже решилась, но именно почему вы не заметили это в симуляторе: скорее всего у вас тест написан полностью детерменированный и ситуации одновременного досупа просто нет. Вы хоть 1е9 промоделируйте при таком подходе, всегда будет одно и тоже. Что бы избежать подобного надо делать тест со случаными длительностями пакетов, пауз между элементами пакета, между самим пакетами и т.д. Только в этом случае, вы сможете увидеть эту ошибку. Ну и еще лучше, не писать серьезные тесты для своей системы, самостоятельно. Этим, на уровне подсознания, обходите подводные камни
  14. Буфер, любой переходник на усб, и операции файлового ввода-вывода в стимуляторе. Такое часто делают, когда жтаг забыли или его возможности недостаточны для отладки.
  15. Логику переписать, которая обеспечивает корректное декодирование. Думал вы в стимуляторе все вылизали, а оказывается нет. Зря. Либо, в вашем случае, можно арбитраж сделать, с удержанием запроса и подтверждением ответа.
  16. я фанауты кручу. стратегии сильно по времени разнятся, а так 400-512 несколько точек и получается)
  17. ИМХО, зря в вивадо убрали seed. А еще частное. вивдо очень странно разводит артикс 200ку после заполнения 75%. из-за H образной архитектуры чипа, он порой такие финты выбрасывает, что диву даешься. И да, при определенных размерах составных модулей, ручное позиционирование там плохо работает.
  18. внизу страницы переключение там у вас не показывается?
  19. На второй плате асинхронный сигнал сфазирован так, что вы попадаете на фронт такового сигнала таким образом, что метастабильное состояние выходит вот так. Немного подвинуть фазу частоты на которой семплируетн асинхронный сигнал и ситуация изменится. Сделайте динамическое управление фразой или задержкой и поиграйте.
  20. так вы все таки синхронизируете генераторы? тогда в пределах одной платы, вы этого бы и не увидели. вы же руками все настроили. а тут опа, между разными плис и платами задержки разные)
  21. не ок. просто фаза луны, при тестировании именно первой платы была такова, что вся неопределенность была в одном интервале. А на этой плате, она немного сдвинулась и стала вести себя по другому. Вам нужно искать другой способ синхронизации
  22. проблема любого детектора фронта, выполненного по подобной архитектуре: неопределенность == период частоты нарезки. Либо уменьшайте период и как то миритесь с небольшим плаванием, либо синхронизируйте опорные генераторы.
  23. Я цены привел за синтезированные нетлисты. Если мы говорим про сорцы, то для сравнения NASA GSFC порядка 20-25к в сорцах. Помню ковырял код альтеровского рид-соломона (который 5к стоил), у меня были нарекания к его работе, плакал. в итоге сел и переписал. с этого все и началось. Но повторюсь, технологии демодуляции (обработка, восстановление синхронизации, эквалайзирование), пропаханы вдоль и попрек. При наличии симулинка, можно даже без больших знаний ПЛИС сделать демодулятор.