Jump to content

    

des00

Модераторы
  • Content Count

    7597
  • Joined

  • Last visited

Everything posted by des00


  1. где то отображение портов на чип побилось, вот и итог
  2. самое простое из статических http://www.dsplib.ru/content/allpasseq/allpasseq.html
  3. L1 FPGA Developer

    ИМХО да, подфорум "Алгоритмы ЦОС (DSP)" больше подходит, т.к. много связной обработки делается не на ПЛИС)
  4. L1 FPGA Developer

    Я могу перенести куда угодно, но оформить перенос правильно только в подфоруме ПЛИС. а тема, не совсем плисовая, ближе к алгоритмике.
  5. L1 path development

    догадываюсь) сформировать я могу любой КАМ, а вот принять.....ради интереса на ките кам1024 на полосе 56-80-112 свободно работает, но так только до тех пор, пока не появляется дешевая СВЧ часть :) а вот дальше, уже интересно. Да и мало контрор, разработчиков IP в россии, кто может разработать качественные IP ядра и грамотно их продать, в том числе вендорам ПЛИС. Тем более по высокопроизводительному FEC) Вот и интересно кто выстрелил и с каким продуктом) Но это уже жуткий офтопик, мне как модератору стыдно, не удержался( больше не буду)
  6. Модератор отслеживает наружения правил форума, но не используемую терминологию. Согласен, текст ТС из разряда вырвиглаз и я этого не одобряю. Но нарушения правил нет. Модератор
  7. L1 path development

    Ну, так не интересно. Хотя бы параметры ФШ синтезаторов можете указать? Хотя бы банальный профиль по трем-пяти точкам? Ну и ссылку на LDPC декодер? Пишете же про вендоров, чего вам то скрываться. Он? https://www.xilinx.com/products/intellectual-property/ef-di-ldpc-enc-dec.html#documentation https://www.intel.com/content/www/us/en/programmable/documentation/ond1481066696968.html
  8. L1 path development

    а можно ссылку на это изделие? интересны параметры синтезаторного оборудования и LDPC кодека)
  9. L1 path development

    ну вот началось. сначала просто у кого хотя бы есть RRU внешнего исполнения с мощностью за 10Ватт, теперь уже и LTE MIMO..., дальше вобще пойдет базовая станция) Изначально речь шла о ППУ для связи такой мощности, такие ППУ в россии есть. Ктож виноват, что вы не конкретизировали свой запрос изначально? Судя по всему тендеры на российское 5G пошли, все ринулись туда. Сейчас массово по всей стране собирают народ. Так в москве же R&D хуавея сидит, у них, по их словам, все это разработано уже давно. Даже DPD на полосу 2 гига.
  10. L1 path development

    10Ватт = 40dbm всего. сомневайтесь дальше)
  11. L1 FPGA Developer

    да рядом тоже самое объявление, только от HR специалиста этой фирмы. от 2k$ за R&D проект. Мне сложно предположить что можно серьезного сделать за месяц под ключ, если только не использовать свои старые разработки (а попросту украсть у предыдущего работодателя). Но даже в этом случае. это 2k$ не стоит
  12. Спасибо за приглашение, но у меня есть работа. А пост написал что бы соискатели понимали стоимость такой проектной работы. Вот цены на SDR компоненты от конторы, что на этом собаку сьела https://www.iprium.ru/ipcores/ А с вашими расценками, особенно на моделирование и разработку, только студентов нанимать.
  13. поднимите в 4-5 раз и по фек теме может быть я вам подойду ) ЗЫ. типовой LDPC кодек в сорцах, стоит от 15к$ до 40к$, в 2к$ это цена бинарника
  14. ну и пусть купит вам это IP, порядка 5к в бинарниках стоит
  15. Ничего не ответил, вопросы не корректные. Работаю так, чтоб в текущих условиях, с учётом всех факторов, максимально быстро решить задачу и отдыхать.
  16. Спасибо за ссылку, прочитал. Интересно как проект, одобряю, но для меня бесполезно)
  17. Т.е. свой синтез, отображение и разводка? Совсем свой или библиотеки от альтеры вызываются?
  18. Поживем увидим, пока не появятся дешевые гражданские чипы и бесплатный софт, у этого изделия перспектив никаких. А для серьезных задач, минимум нужна плис класcа артикс7 200-2.
  19. ндя….отечественная концепция внедрения в массы. меня удручает. но зато квартус бесплатный)
  20. Слабо понимаю чем вам мешает небольшой разнос, но в железе он будет еще больше так то. Но вот такая модель у них) Надо корку вскрывать, смотреть. может быть эта 1пс моделирует перекос межу сигналами
  21. Да, но ваш ответ с вопросом слабо коррелирует. там может вся шина данных сформирована на clk_1 и передается в clk_2 будет он сейчас на каждый бит ставить по синхронизатору, с вытекающими проблемами. А потом форум проклянет)
  22. скорее всего, у вас временное разрешение моделирования 1пс и то что вы видите, следствие работы sheduler симулятора, на том коде, что в модели. Можно ковырять модель, посмотреть как сделано и возможно поправить запуск програмных потоков, но какой в этом смысл? Крайне сложно, описать в дискретном, событийном симуляторе (а вы используете именно такой) аналоговые вещи. Только приблизится к ним. Для аналоговых и аналогоцифровых моделей нужно использовать другой симулятор.
  23. https://www.edn.com/design/systems-design/4333702/Crossing-the-abyss-asynchronous-signals-in-a-synchronous-world начните с этого это слишком общая рекомендация, можно такого насинхронизировать....
  24. Модель поведенческая так написана. Когда то давно я расковыривал до сорцов модель PLL, там тупо сделано на задержках и средствах языка по их моделированию. Ждать идеально точного поведения как PLL входит в захват, с этими моделями, думаю бесполезно. Это указание не оптимизировать сорцы при компиляции, позволяет оставить все переменные для отладки, но, т.к. на это нужны ресурсы, то время моделирования действительно увеличивается в разы. В новых этот ключ убрали, там сейчас другие опции управления видимостью переменных при оптимизаци.
  25. Хмм, непомню зачем в Хэмминге единичные матрицы, ну да ладно) Как вариант, можете в теме про FEC кодек Хэмминга посмотреть) очень условно interface pipa_if #(parameter int pIDAT_W = 8); localparam int cODAT_W = 10 + pIDAT_W; function logic [cODAT_W-1 : 0] do_something (input logic [pIDAT_W-1 : 0] dat); do_something = (dat << 8) ^ dat; endfunction endinterface module test (input logic [15 : 0] idat, output logic [17 : 0] odat8, logic [23 : 0] odat16); pipa_if #(8) popa8 (); pipa_if #(16) popa16(); assign odat8 = popa16.do_something(idat[7 : 0]); assign odat16 = popa16.do_something(idat); endmodule