Jump to content

    

des00

Модераторы
  • Content Count

    7590
  • Joined

  • Last visited

Everything posted by des00


  1. плис не чиста, кто-то в нее зашил уже что-то, например сборщик устройства из которого она была снята и отмыта доблестным индусом/китайцем и впарена вам
  2. Всем доброго дня. Возникла у меня бредовая идея многоканальной модуляции и интересует вот такой момент. Существуют ли классы/виды помехоусточивых кодов, в которых выходные биты обладают разной степенью влияния на результирующее декодирование? Т.е. при ошибке в бите N, результат декодирования будет хуже, чем при ошибке в бите M ? Может кто, что подскажет или пробегали статьи по этой теме? Спасибо ЗЫ, Разная надежность входных битов основа работы с полярными кодам, остается не ясным вопрос про надежность выходных битов. Пока изучаю этот вопрос.
  3. Ничего не понятно, что именно вам надо? Изучить основы ООП на SV или методологии верификации AVM/OVM/UVM? Если первое, то начните с System Verilog for Verification, там все на пальцах разжевано. Если второе, то тут нужны соответстующие толмуды. А если третье, то поясните что именно вам нужно?
  4. Да и скорее всего плавающий, от версии к версии. Все зависит от того, как очередной программист понял стандарт)
  5. как я понял, вам предлагают посмотреть сигнал с АЦП. если пишете про большой уровень сигнала, при росте шума, может быть у вас АЦП наедается?
  6. Есть такое, для себя я просто запомнил что структура это полноценный тип) и использую их не часто. Я предпочитаю старый стиль, пусть и писать/генерировать много больше. Зато большую часть моего кода, можно легко под чистый верилог перенести)
  7. Если для моделирования, это делается через указатели на интерфейс : виртуальные интерфейсы. К ним можно обращаться в циклах в процедурных блоках. Но, сначала надо инстанцировать интерфейсы, переназначить указатели) Работает ли это для синтеза, не проверял)
  8. Да, именно так. Если компилировать файлы по отдельности или потом в проекте поправить один файл при отладке и скомпилировать, квеста до 10.2с ругается на несовместимость структур. Но это в том случае, если они описаны как инклуд файлы, с пакетами не пробовал.
  9. и помнить про compilation unit. квеста обожает ткнуть носом в несовместимость структур, если одна и та же структура, в портах разных модулей, была скомплирована по отдельности)
  10. Как уже отметил RobFPGA тут все однозначно и по другому быть не может. В стандарте все это разобрано по полочкам. Ну раз вы уверены, то делайте так как вам удобнее. И повторюсь. Код абсолютно читаем, вся логика на поверхности, синтезируемость однозначная. Вы говнокода не видели.
  11. это вы говнокода не видели) когда описано непонятно что и непонятно как, с кучей кроссвязей и прочим. А тут, обычный читаемый код. Ну либо у меня инверсия сознания, этот код я пробежал глазами, понял что там написано, во что синтезируется. это заняло где то пару минут времени
  12. Это только на ваш взгляд, как по мне, обычный, понятный код. Вот инверсный приоритет условий тут зря, немногие это по коду видят, а так,обычное, классическое описание автомата на 2 состояния. Да все просто, ошибка там наборщика. точка с запятой на запятую заменена, слово assign опущено. ЗЫ. код довольно читаем, просто он не полный. вот и все) ЗЗЫ. ну либо при сканировании книги у сканера проблемы были или еще как. Я у Яника Берджерона ошибки подобные, который он признавал, так что все ошибаются) UPD. тут даже ошибки нет, assign можно писать один раз. logic a, b, c; logic d, e, f; assign a = c, b = d, c = f; абсолютно рабочий код). Вот, книга несет свою пользу, обучает, забыл/незнал что так тоже можно писать)
  13. а что именно в этих строках не так? приоритет полностью прописан скобками, разночтений никаких. Что именно не нравится то?
  14. вот ссылок бы на бесплатное скачивание набросали бы
  15. 500нс, это 2МГц. Есть же куча процев, с таймерами в режиме шим, работающими на частоте выше этой?
  16. вы для начала сделайте. ИМХО второго макса 256 вам не хватит, на интерфейс не останется логики.
  17. ИМХО, ему нужны с минимальным стартовым временем и как он сам утверждает, ему хватит 256. Если есть в продаже и в наличии, то почему бы и нет. А уж потом в фоне разберется, что из современного ему зайдет. вы просто не умеете искать. моя ссылка - вторая из гугла, по словам EPM3256ATC144 Pinout
  18. 1/2 эмм....https://www.intel.com/content/dam/altera-www/global/en_US/pdfs/literature/dp/max3k/epm3256a.pdf
  19. Да, там коэффициент системы разный. Разные антены, усилели, МШУ.
  20. Нет, треллис модуляция это немного другое. Вот как раз и хочу оценить стоит ли овчинка выделки хотя бы для AWGN канала. Это не разные поднесущие OFDM это разные несущие частоты, возможно с разной шириной полосы. Т.е. например, для простоты есть частотные диапазоны 8 и 11-13ГГц. Если бы было кодирование, с разной надежностью битовых каналов, то менее надежные символы передать в канале 8ГГц, возможно на более низкой модуляции или узкой полосе, тогда как более надежные на 11-13ГГц. В результате получить совокупный выигрыш по коэффициенту системы, относительно системы с передачей всего потока на 11-13ГГц.
  21. тогда я проиграю по скорости, чего хотелось бы избежать. спасибо, пороюсь в сети. Да, как раз речь и идет про хитрый кодер источника, который разобьет битовый поток на две части и используя разные частотные каналы и разные модуляции передаст на другую сторону.
  22. да в самом симуляторе посмотрите. в том же менторе есть параметр к vlog +define <blablabla>, этим можно управлять конфигурацией параметров/инстансов во время компиляции проекта из скрипта. Можно обойтись без копирования. В остальном все как вы описали
  23. Можно при любых алгоритмах, само существование таких кодов тоже интересно. Но меня интересуют современные коды с хорошим ЭВК. Полагаю что это будут коды с мягким итерационным декодированием длиной порядка 1к-16к битов. Смысл идеи в том что более надежные, априори, биты передавать в менее надежном канале и наоброт.
  24. Понял. Спасибо. Будет время, почитаю. К сожалению, в контексте моего вопроса, она бесполезна.