

negiin
Свой-
Content Count
113 -
Joined
-
Last visited
-
srtatix10 transceiver
negiin replied to Kostochkin's topic in Работаем с ПЛИС, области применения, выбор
Мне кажется qsfp28 совместим с qsfp по механике, но имеет большую скорость. Поэтому можно взять кабель qsfp в 4 x SFP+ и установить его в разъем QSFP28. -
srtatix10 transceiver
negiin replied to Kostochkin's topic in Работаем с ПЛИС, области применения, выбор
Есть переходники QSFP в который вставляется модуль SFP+, соответственно используется 1 канал из 4-х. Можно еще использовать кабель QSFP в 4*SFP+ -
Как понять под какую микросхему собирается проект?
negiin replied to Kluwer's topic in Среды разработки - обсуждаем САПРы
У меня в версии 18.0.1 Pro Edition работает. В qsf set_parameter -name n 960 в топовом модуле parameter n = 1024; Может быть нужно задать pDevice и тогда его можно переопределить в qsf файле. -
Как понять под какую микросхему собирается проект?
negiin replied to Kluwer's topic in Среды разработки - обсуждаем САПРы
Можно сделать две ревизии и в каждой прописать параметр в Verilog HDL macro(аналогичен `define) в настройках проекта либо задать default parameters(аналогичен parameter в verilog или generic в vhdl). Каждую ревизию можно компилировать в командной строке с ключем -c rev_name0, -c rev_name1. -
Одно дело если 100 Мб, совсем другое дело если поток 100 Гб. Одно дело если ПЛИС последних семейств, другое если старая.
-
Какая требуется пропускная способность? Какая ПЛИС используется?
-
Intel рекомендует передавать данные между кратными частотами как между асинхронными, даже если они синхронны. Может у xilinx есть подобная рекомендация?
-
Повышение скорости компиляции Quartus
negiin replied to JustaK's topic in Среды разработки - обсуждаем САПРы
1, Если нужно много памяти, то можно использовать Xeon X5680, память DDR3 ECC сейчас сильно дешевле DDR4. Но процессору уже 10 лет и компилироватся будет долго. 2. Xeon E5 2680 v2 и подобные уже быстрей и позволяют использовать ту же DDR3 ECC. 3. Если есть цель собрать проект как можно быстрей, то подойдет threadripper 2950x. У него 16 ядер и производительность на ядро одна из лучших + 4 канала памяти. https://www.cpu-monkey.com/en/cpu-amd_ryzen_threadripper_2950x-884. -
Quartus Prime v18.1
negiin replied to StewartLittle's topic in Среды разработки - обсуждаем САПРы
При оптимизации по Area проект занимает больше места, чем в 18.0. У всех такие результаты? -
Да, получается единственная выгода - это уменьшение стоимости.
-
Правильней было бы считать не один и тот же объем логики на 100МГц и 200Мгц, а сравнивать Cyclone V GX 100МГц 100% логики Cyclone 10 GX 200МГц ~50% логики. Если оптимизировать проект на 200МГц, то он будет занимать меньше места т.к. C10 значительно быстрее, чем C V.
-
100g + FPGA
negiin replied to Lmx2315's topic in Работаем с ПЛИС, области применения, выбор
Только для вывоза ПЛИС Stratix 10 нужна экспортная лицензия. -
FEC на ПЛИС
negiin replied to des00's topic in Языки проектирования на ПЛИС (FPGA)
Какой порядок следования бит? Если у нас синдром задается следующей формулой, то в декодер сначала поступают r[n-1],r[n-2]... или наоборот? -
Левые данные в прошивке через пограмматор Квартуса
negiin replied to wolfman's topic in Среды разработки - обсуждаем САПРы
При конвертации файла вам нужно поставить галочку Create config data RPD. Это будет бинарный образ фрешки. -
FEC на ПЛИС
negiin replied to des00's topic in Языки проектирования на ПЛИС (FPGA)
Где можно почитать про декодер со стираниями? Можно ли их использовать для итеративного декодирования?