Jump to content

    

spass

Новичок
  • Content Count

    3
  • Joined

  • Last visited

Community Reputation

0 Обычный

Контакты

  • Сайт
    http://
  • ICQ
    193838628
  1. Хотелось поинтересоваться получилось ли у вас осуществить поставленную вами задачу? и если да, то не могли бы вы что-то посоветовать, при похожей задаче.
  2. Кто-то может мне объяснить каким образом величина задержки, между действительным изменением сигнала на выводе и изменением разряда PINxn, может составлять от 0.5 до 1.5 периода системного тактового сигнала. ну 0.5 и 1 я еще понять могу но как получается 1.5, это для меня вопрос. Подскажите кто чем может плиз.... Между действительным изменением сигнала на выводе и изменением разряда PINxn существует задержка. Эта задержка вносится узлом синхронизации, состоящего, как показано на рисунке [attachment=16990:attachment], из разряда триггера PINxn и дополнительного триггера-защелки. Значение сигнала на выводе микроконтроллера фиксируется триггером-защелкой при НИЗКОМ уровне тактового сигнала и переписывается затем в разряд PINxn по нарастающему фронту тактового сигнала. Соответственно величина задержки может составлять от 0.5 до 1.5 периода системного тактового сигнала, как показано на рисунке [attachment=16989:attachment] почему 1.5??? если значение сигнала на выводе микроконтроллера фиксируется триггером-защелкой по спадающему фронту, тогда я могу понять 1.5, но так как написано в литературе,(при НИЗКОМ уровне тактового сигнала) я понять не моргу Помогите
  3. подскажите пожалуйста что такое IONTIM , IMCONF в структурной схеме аппаратного модулятора? и какой принцип работает режим SLEEP и синхронизатор по структурной схеме контакта ввода вывода?