eugen_pcad_ru

Не сочтите за наглость, ссылку сбросьте пожалуйста.

Всем доброго времени суток! На разъемы (см. прилагаемый файл "36_37.pdf") ищу информацию о максимальной частоте или соответствию какому-либо стандарту (IEC и т.п.). Наверняка кто-то уже сталкивался. Буду рад любой информации. Заранее спасибо! P.S.: Предполагаю, что частота не будет превышать 30 МГц, однако предположения не являются основанием для уверенности :) 36_37.pdf

Да было это в старых схемах... Рисуете ромбик, в нем один диод. Обозначаете как DA. В перечне указываете наименование сборки. Если это именно сборка. Если диоды россыпью, то VD1...VD4.

Скорее всего кривой дистрибутив винды. Чистая винда или сборка какая-нибудь новомодная?

Версия сапра и ядра?

Было такое. Помогает переустановка.

Думаю что сапры не стоят на месте. Я за автомат :-)

Типовой набор чайника для троллинга?:)

Краткое сравнение алгоритма с БПФ в приложении... Может пригодится. st5_3_________.pdf

Алгоритм Герцеля принадлежит к числу так называемых алгоритмов полубыстрого преобразования Фурье, так как для расчета всего спектра требуется всего в 2 раза меньше операций, чем для обычного дискретного. В этом плане БПФ выигрывает. 1 Если Вам всё-таки нужно считать полный спектр, что неэффективно, поступаете так же, как с БПФ 2 Если Вам нужно посчитать какие-то отдельные гармоники (а вот здесь как раз АГ может дать выигрыш, но надо посчитать), то в целом можно обойтись и без окон. Выигрыш в производительности зависит от числа требуемых к нахождению гармоник и размера буфера. 3 АГ по сути является БИХ-фильтром, так что при реализации в целочисленной арифметике см. рекомендации выше.

А нет варианта поставить FPGA от Xilinx? Там по моему дискрет фазы 360/256.

А 10 Гбит Ethernet не подходит?

Всем спасибо!

В явном виде конечно нет... А вот в неявном сколько угодно. Например, размеры диодов, резисторов и прочей мелочи приведены в гостах на миллиметровке. И если Вы говорите о возможности масштабирования, то нк находит контраргумент в виде другой схемы, на которой все размеры соблюдены. Дополнительно, размер шрифта на схеме не должен быть менее 3 мм. То есть плотнее Вы ряды не нарисуете. P.S.: Да, может совковый нк ничего и не умеет больше, как измерять толщины линий :) Кстати, толщин должно быть не более двух (не считая шаблона). И требования к толщинам становятся понятным, когда Вы начинаете заниматься изготовлением копий с бумажных носителей. Это в случае, если у Вас на предприятии не внедрена система электронного документооборота. А на полувоенных предприятиях она мало где внедрена :)

В альтиуме не работал, но механизм приблизительно следующий. Рисуете свои компоненты (или переделываете буржуйские) под требования гостов, рисуете шаблон. на поле с шаблоном соединяете компоненты по требуемой схеме. Далее: печатаете, переводите в pdf, dwg или любой требуемый формат. Подписываете. Всё. А автокад тоже хорош, но скажем для Э4 и схем соединений. Можно и там делать, если не требуется размещения корпусов радиоэлементов с последующим экспортом цепей (скажем, для изготовления печатной платы). В общем правило такое - есть печатная плата, то в альтиум. Если схема супер кабеля или простой платы - то хоть в пайнте :-)

Да, задание аргумента "-g compress" помогло. Основной вопрос снят. 2Bad0512: А в каких случаях компрессия может не прокатить?

Всем привет! Столкнулся с проблемой необходимости уменьшения файла прошивки, создаваемым PlanAhead-ом. Использую связку FPGA хс6slx150 и ПЗУ хсF32. При создании файлов прошивок с помощью ISE получал файлы размером 3500000 байт и 11 500 000 соответственно, что в целом устраивало. При переходе в planahead и создании таких же файлов создается бит-файл размером 4 222 000 байт. То есть больше. При попытке импактом создать mcs для ПЗУ получаю ошибку о слишком большом файле. В общем не могу получить корректный файл прошивки для ПЗУ из битстрима PlanAhead-а. Пока вижу вариант ручками отпиливать кусочек из бин-файла и его подсовывать импакту. Решение в лоб и некорректное. Какие будут предложения? Может кто уже сталкивался с подобным? Заранее спасибо! P.S.: PlanAhead только осваиваю, возможно надо где-то галочки выставить. При беглом осмотре ничего похожего не обнаружил. P.P.S.: Вариант сжатия прошивки ПЗУ не подходит.

Иногда бывают проблемы из-за длинного кабеля. Коротким пробовали? Программатор вообще рабочий?

да, keep _hierarchy помогает. Иначе ISE может их под другими наименованиями прятать. P.S.: Чтение конечно дело нужное. Сам всё время читаю. Но сомневаюсь, что кто-либо даже из инженеров самого Xilinx-a прочитал всю документацию, рекомендуемую к прочтению ;)

Было такое Оказалось дело в щупах

Я учился по примерам. Ставите пакеты и оттуда выковыриваете, далее пытаетесь объединить или сделать что-то свое. И английский учить ;) P.S.: ИМХО учеба по примерам - самый эффективный способ. На первое время естественно.

Можно попробовать сделать и спецификацию одну. Фрагмент каждого кабеля обводите и обозначаете (не помню точно, для модулей это A1, A2, и т.д.). Путь будет Ш1, Ш2 и т.д. В спецификации перечисляете кабели. Не уверен, что пройдет:)

По LabView был вроде свой отдельный портал. А Verilog чисто для цифры... В общем условия задачи непонятны. Нужна модель микросхемы?

Spartan3-AN умеете прошивать свою внутреннюю с помощью http://xc3sprog.sourceforge.net/ Про внешнюю не знаю. И уж тем более про Ваш кристалл. Скорее всего нет.

Есть opensource ресурс http://xc3sprog.sourceforge.net/manpage.php Возможно это то, что Вам нужно. Поддерживается не только 3-й спартан. P.S.: Используется элемент доступа к BSCAN. В последних микросхемах их несколько. Один можно использовать в своих целях, не трогая чипскоп. Только для экспериментов лучше использовать второй комп, там используется свой драйвер, который может конфликтовать с драйвером от Хилых. И от которого потом тяжело избавиться ;)