Jump to content

    

DDN

Участник
  • Content Count

    39
  • Joined

  • Last visited

Everything posted by DDN


  1. развел платку. Max232, кренка на 3.3В, конденсаторы, светодиод и резистор на одной стороне остальное на другой стороне двухсторонней платы. Может что нитак развел? ______________.zip
  2. M_Z - спасибо. Нарисую схемку с платкой, выложу.
  3. Всем привет!!! Подскажите, в даташите на данный модуль есть выводы RX1, TX1 и RX0, TX0. Для того чтобы подключить к Com порту ПЭВМ необходимо использовать выводы RX1, TX1? Где модно найти коды управления этим модулем? Задумка просто "пощупать" EB-500, сделать для начала макетную платку поставить макс и к ком порту в комп. Может уже Вы проделывали такое, если да привидите примеры платки, интересует в основном правильное подключение пассивной антенны.
  4. des00 спасибо за хороший ответ. Да действительно, проект сложный, за выходные почитал теорию, поговорил с преподователем из университета, пришел к выводу что знаний мало а подводных камней много. Думаю что полегче проект будет разработка осциллогафа. АЦП -> ПЛИС -> индикатор от телефона (например М65).
  5. приставка телевизор к ЖК монитору. Железа нет, сейчас стадия проверки идеи.
  6. Реализация в железе планируется, оплачивать буду сам. А приставка и дома пригодится.
  7. Это дипломный проект. Специальность: Моделирование и компьютерное проектирование радиоэлектронных средств. Пи выборе схемы: микроконтроллер, количество элементов 100 минус кол-во выводов МК. Была контрольная работа по Qartus, понравилось работа в программе. Хочется проект с ПЛИСкой.
  8. Добрый день. Есть мысль соорудить что-то вроде приставки-телевизора к ЖК монитору. Использовать стандартный селектор каналов (с управлением по I2C) выходной сигнал которого через АЦП заходит на ПЛИС, с ПЛИСки на ЦАП, с ЦАПа на ЖК монитор. Это ваобще реально? Я понимаю что эта тема сложная и требует усердного изучения материала по теме ПЛИС. Просто подбираю тему для диплома, до которого 1год, а схему из журналов (Радио и т.д) брать неохота.
  9. спросил у преподователя. после поступления переднего фронта сигнала reset на выходе count должен быть не 0 (как на прикреплённом фото) а исходные данные. Конечный вариант решения library ieee; use ieee.std_logic_1164.all; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity vdhl3 is generic ( n : integer := 14); port ( clk : in std_logic; reset,load : in std_logic; data: in std_logic_vector (n-1 downto 0); count: out std_logic_vector (n-1 downto 0)); end; architecture beh of vdhl3 is begin process (clk, reset,load) variable count_tmp: integer; begin if (reset = '1') then count_tmp:=0; elsif (load = '1') then count_tmp:=conv_integer(unsigned(data)); elsif (clk'event and clk = '1') then count_tmp:= count_tmp-1; end if; count <= conv_std_logic_vector (count_tmp,n) after 1 ns; end process; end beh; Всем кто откликнулся большое спасибо.
  10. ну на всех разрядах присуствуют единицы в момент прихода положительного фронта reset. Или я неправ? Только начал разбираться с программой, не пинать.
  11. Как я понял нужно чтобы когда приходит сигнал reset на выходе должен быть 0
  12. при моделировании в квартусе по графикам видно
  13. Уважаемые форумчане, подскажите решение такой задачи: Код описания устройства на VHDL - 14-разрядный синхронный вычитающий счетчик (с потерей переноса) со входом асинхронной установки. Вот мой код: library ieee; use ieee.std_logic_1164.all; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity vhdl7 is generic ( n : integer := 14); port ( clk : in std_logic; reset : in std_logic; count: out std_logic_vector (n-1 downto 0)); end; architecture beh of vhdl7 is begin process (clk, reset) variable count_tmp: integer; begin if (reset = '1') then count_tmp:=0; elsif (clk'event and clk = '1') then count_tmp:= count_tmp-1; end if; count <= conv_std_logic_vector (count_tmp,n) after 1 ns; end process; end beh; со входом асинхронной установки никак не получается, что в исходный код нужно добавить? VHDL знаю плохо. Задача в контрольной работе. Заранее спасибо.
  14. Помогите!!! Разрабатываю терморегулятор и вот столкнулся с проблемой выбора термодатчика. Терморегулятор будет отключать нагрузку по достижении температуры воздуха 80С. Всю часть схемы, кроме датчика, решил сделать на ОУ (такое требование). Нужна схема хорошего температурного датчика: 1) аналоговый выход, 2) хорошая повторяемость с сохранением температурного коэффициента (стабильность температурного коэффициента после ремонта) Попробывал вот эту схему но при замене транзистора с другим коэффициентом передачи все параметры меняются.