Jump to content

    

dimasen

Свой
  • Content Count

    67
  • Joined

  • Last visited

Community Reputation

0 Обычный

About dimasen

  • Rank
    Участник
  • Birthday 07/08/1973

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

3252 profile views
  1. @StewartLittle, похоже оказался прав. У меня серия "C". И заново собранный FIFO для серии GW2AR-18C начал работать адекватно. Благодарю!!!
  2. Это конечно. У меня при написании памяти на Верилоге вообще ничего на выходе Q нет. Никогда.
  3. Констрейны заданы. По частоте троекратный запас.
  4. Спасибо. Попробовал. Вроде всё пишется/читается корректно. Если BSRAM генерить через визард. Если синтез через Verilog (типа reg [7:0] mem[255:0]; и т.д.) то не работает. Есть какие-то готовые реализации двух-клоковых FIFO? Желательно с режимом "Show ahead"(или First-Word Fall-Through) Хрень действительно ещё та... Совершенно интуитивно не понятно и неудобно. Но как-то худо-бедно работает. Вот как-раз память BSRAM отлаживал.
  5. Всем привет. Кто сталкивался, при синтезе FIFO на основе BSRAM и SSRAM результаты совершенно разные? Выбираем SSRAM или REG - ФИФО работает адекватно и правильно. Если выбрать BSRAM , ФИФО выдаёт Empty невпопад и снимает его когда захочет. Такое ощущение, что всё, что использует блоки BSRAM работает криво. Включая их собственный Gowin Analyzer Oscilloscope. Он вообще не видит движение сигналов, без которых работы девайса не могла бы быть вообще. Хотя ROM на BSRAM'е читается корректно. Чип GW2AR-LV18EQ144C8/I7.
  6. Фотки я приложил лишь для общей информации. Чтобы было понятно о чём вообще идёт речь. Этих приёмных карт разных производителей туева хуча. Мне бы узнать хотя бы примерный принцип передачи и адресации устройств в цепочке.
  7. Коллеги, кто-нибудь владеет хоть какой-то информацией о Ehernet протоколе используемом в приёмных картах(Receiver Card) для LED панелей? Как там реализована адресация устройства, адресация пикселей? Буду благодарен любой информации.
  8. Если Ваша прошивка запускается, то проблема не очень похожая. Но о Вашей проблеме я уже слышал на Альтеровском форуме. Вот например: http://www.alteraforum.com/forum/showthread.php?t=52062
  9. Уже по-разному пробовал и разными подтяжками. Вообще, я ожидал, что JTAG включится подтяжкой JTAGEN к VCC через 4.7К. Нет. Отдельный джампер. 15.1
  10. Альтеровцы пишут: "Если вы хотите использовать JTAG пины как user_IO, то поставьте галочку Enable JTAG pin sharing и управляйте пинами JTAG'а посредством пина JTAGEN". JTAGEN==0 - USER_IO, JTAGEN==1 - JTAG. После того, как я включил эту замечательную функцию, мне не удалось больше достучаться до ПЛИСины по JTAG'у. На пин JTAGEN не реагирует. Кто-нибудь сталкивался?
  11. Разобрался. Оказывается, ножку CONF_DONE(как и все остальные конфигурационные) нельзя использовать как user_IO сразу. А только через несколько милли,микро...секунд после старта. До этого на ножке должна быть чистая подтяжка. Несмотря на то, что я включил все эти ноги "use as user IO".
  12. Чип 10M04SAE144C8G. Qu@rtus 15.1 Если грузишь .sof файлом, то конфигурация стартует успешно(счётчик со светодиодом), а если шьёшь .pof-ом, то нет. Уже все конфигурации "Single/DUAL/Compressed/Uncompressed... перепробовал. Все подтяжки проверил. CONF_DONE, nGONFIG, nSTATUS, CONFIG_SEL, JTAG_ENA. Никто не сталкивался? Что я мог упустить?
  13. Ну, я тоже примерно также рассуждаю. Просто, хочется гарантий :rolleyes: Спасибо.
  14. Спасибо, знаком я с этим... но это не то. Эта корка для подключения внешнего SerDes'а с 40-битовым интерфейсом. А мне нужны признаки возможности использования QSGMII со встроенными в Альтеру трансиверами, которые разгоняются до 5Gbps.