Перейти к содержанию

    

dimasen

Свой
  • Публикаций

    59
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о dimasen

  • Звание
    Участник
  • День рождения 08.07.1973

Контакты

  • Сайт
    http://dimasen.com
  • ICQ
    0

Информация

  • Город
    Санкт-Петербург
  1. Цитата(farbius @ May 18 2016, 00:41) Здравствуйте. Можно по подробнее о решении? Похожая проблема на development board с 10max50DA. Только не запускается с pof файла АЦП. При этом sof работает без проблем Если Ваша прошивка запускается, то проблема не очень похожая. Но о Вашей проблеме я уже слышал на Альтеровском форуме. Вот например: http://www.alteraforum.com/forum/showthread.php?t=52062
  2. Цитата(Stewart Little @ Apr 27 2016, 17:05) Как именно Вы подтягиваете JTAGEN : - в ноль? - в единицу? Уже по-разному пробовал и разными подтяжками. Вообще, я ожидал, что JTAG включится подтяжкой JTAGEN к VCC через 4.7К. Цитата(Stewart Little @ Apr 27 2016, 17:05) - используете ли Вы 8-й вывод бластера для управления JTAGEN'ом? Нет. Отдельный джампер. Цитата(Stewart Little @ Apr 27 2016, 17:05) - какую версию квартуса Вы используете? 15.1
  3. Альтеровцы пишут: "Если вы хотите использовать JTAG пины как user_IO, то поставьте галочку Enable JTAG pin sharing и управляйте пинами JTAG'а посредством пина JTAGEN". JTAGEN==0 - USER_IO, JTAGEN==1 - JTAG. После того, как я включил эту замечательную функцию, мне не удалось больше достучаться до ПЛИСины по JTAG'у. На пин JTAGEN не реагирует. Кто-нибудь сталкивался?
  4. Разобрался. Оказывается, ножку CONF_DONE(как и все остальные конфигурационные) нельзя использовать как user_IO сразу. А только через несколько милли,микро...секунд после старта. До этого на ножке должна быть чистая подтяжка. Несмотря на то, что я включил все эти ноги "use as user IO".
  5. Чип 10M04SAE144C8G. Qu@rtus 15.1 Если грузишь .sof файлом, то конфигурация стартует успешно(счётчик со светодиодом), а если шьёшь .pof-ом, то нет. Уже все конфигурации "Single/DUAL/Compressed/Uncompressed... перепробовал. Все подтяжки проверил. CONF_DONE, nGONFIG, nSTATUS, CONFIG_SEL, JTAG_ENA. Никто не сталкивался? Что я мог упустить?
  6. Цитата(DmitryR @ Dec 4 2015, 17:13) А что может помешать? Трансивер - это, грубо говоря, сериализатор/десериализатор. Бывают конечно в протоколах ещё экстра фишки типа OOB, но тут, мне видится, не этот случай. Другой вопрос, что написать то, что стоит до трансивера, саму будет не очень тривиально. А у Xilinx корка есть готовая. Ну, я тоже примерно также рассуждаю. Просто, хочется гарантий Спасибо.
  7. Цитата(goodsoul @ Dec 4 2015, 11:41) Поиск сразу выдал неплохой такой намек от MorethanIP о возможности реализации QSGII на Cyclone V GT/ST: https://www.altera.com/content/dam/altera-w...b_altr_v1_0.pdf Спасибо, знаком я с этим... но это не то. Эта корка для подключения внешнего SerDes'а с 40-битовым интерфейсом. А мне нужны признаки возможности использования QSGMII со встроенными в Альтеру трансиверами, которые разгоняются до 5Gbps.
  8. Очень мало информации о QSGMII вообще. Не говоря уже о каких-то намёках реализации QSGMII в Альтере. Меня интересует, возможно ли это, например на Cyclone V ST с его трансиверами 5Gbps?
  9. Очень интересно! Спасибо!
  10. Цитата(iosifk @ Aug 23 2013, 17:14) Это чтобы надежно сжечь микросхему статикой при передергивании кабеля? Или чтобы в ПЛИС с его дорогим ресурсом нагородить поддержку USB? А зачем?А ещё варианты есть? Могу предложить! 1. Нужно обеспечить интерфейс с ПРОМ-PCшкой в пределах платы(материнки). Без кабелей. Без передёргивания. Без разъемов. Единственный возможный интерфейс в моем случае - USB. 2. Есть лишние ноги и ресурсы у заложенной уже ПЛИСины(Cyclone_III)
  11. Всем привет. Кому-нибудь удавалось подключить Альтеру(Циклон) непосредственно к USB? Без физики! Знаю, что на МК Атмеле можно на ногах прерывания получить USB, но медленный и урезанный. Можно ли что-то подобное провернуть и с PLD? Есть опыт? Спасибо.
  12. Цитата(alexa1973 @ Sep 25 2012, 14:19) С иерархическими блоками проблема. Компонентам из блока можно добавить свойство PSpiceOnly с значением True (case sensitive). Тогда они не появятся в BOMе и нетлисте. О! Действительно, с отдельными компонентами работает, а с блоками нет. Но, все-равно. Уже что-то. Спасибо!!!
  13. Цитата(vitan @ Sep 25 2012, 14:10) Непонятно объясняете. Вы уверены, что надо не передавать в разводку элементы? Вы осознаете, что при этом не передадутся и подключенные к ним цепи? Очевидно, что Вам надо создать одну плату, на основе которой потом будут собирать (паять) те или иные блоки. Если так, то тогда это - варианты. А для них иерархические блоки не поддерживаются. Если не так, то Вы получите несколько плат на основе одной схемы. Не помню точно, возможно есть какое-то свойство, которое можно присвоить блоку, чтобы не передавать его в нетлист. Но тогда комбинации этих свойств Вы будете назначать каждый раз заново для нового варианта, и делать это, очевидно, в разных копиях схемы (в разных каталогах) по-разному. Который случай Ваш? Похоже, что второй. Есть отработанный дизайн ПОЛНОЙ сборки со всеми блоками - FULL. Заказчик требует, сделать другую модификацию платы - чтобы половину убрали(вот это, это и это...), чтоб уменьшить плату - SIMPLE. Но при этом FULL все ещё поддерживается и со временем модифицируется. Поэтому следующая ревизия SIMPLE будет содержать последние доработки из FULL, но с исключением ненужных блоков.
  14. Цитата(vitan @ Sep 25 2012, 13:46) Вы бы лучше объяснили, зачем Вам из нетлиста удалять? Это, как бы, ключевой вопрос топика пока что... Я ж объяснил. Чтоб в разводке печатной платы элементы из ненужного блока не участвовали. На трассировку передаётся нетлист из схемы, не так ли?
  15. Цитата(vitan @ Sep 25 2012, 13:24) На семинаре по оркаду специально задавал этот вопрос. Сказали, что варианты для иерархических блоков не поддерживаются. Если удалить из нетлиста, то это уже другая схема. Скопируйте в новый каталог и там удаляйте. Только у меня сомнения, что Вам именно это нужно... Спасибо большое! Значит не поддерживается. Значит будем изгаляться с папочками, архивами...