Jump to content

    

caps_lock

Участник
  • Content Count

    9
  • Joined

  • Last visited

Community Reputation

0 Обычный
  1. Привет всем. я уже давно забыл двоичную арифметику, но все же задам вопрос и параллельно буду вспоминать. есть : wire [3:0] X, Y; бит [3] у Х и Y - знак. [2:0] - данные. надо из X-Y (результат должен быть тоже [3:0] в том же формате что и вход) насколько я помню (X - Y) = (X + (!Y + 1)) ex.: -3 - 7 = ??? -3 = 1011 -7 = 1111 -3-7=1011+(!1111 + 0001)=1011 + 0001 = 1100 (но это -4, а не -10)
  2. Привет всем. объясните по простому плиз - какой смысл у отрицательных частот? ведь такоего не бывает в природе.
  3. Привет всем. хочу сделать дециматор с коээфициентом 64, вход CIC фильтра - 1 bit, выход - 24 бита 1 bit идет с выхода delta-sigma modulator'a возникли вопросы: 1) будет код, сгенерированный мат лабом - синтезируемым? меня смущают объявления типа : wire signed [....] xxxxx; посмотрите, пожалуйста, на прикрепленный файл. 2) насколько я понял - выходной результат будет знаковым (я прав или нет?) 3) отчего зависит выбор кол-ва секций в CIC фильтрах? от кол-ва секций зависит вид АЧХ фильтра (судя по картинкам в аппл ноуте от Ксалинкса), т.е. мы подбираем нужный вид АЧХ, так ли это? и чт такое Differential Delay? что-то я не понял первую строчку цитаты из апп ноута Cascaded Integrator-Comb (CIC) Filter V3.0 (Xilinx) если вход - однобитовый, то что такое сэмпл? заранее, спасибо. filter_ds64.v
  4. не работает ссылка на книгу, подскажите другой истоник пожалуйста
  5. и как же должно быть правильно? без условия "==2'b11"
  6. немного не понял: decim_cnt<=decim_cnt+1; if(decim_cnt==2'b11) а зачем этот enable?
  7. однобитовый поток идет с чатотой 2.8224 МГц,из него мне надо сделать 16 бит с sample rate'ом 44.1 кГц с помощью дециматора я уменьшу частоту дискретизации в 64 раза, т.е. получу 44.1 кГц, но на входе дециматора мне надо как-то из однобитового сделать 16 битовый, вот я и хочу узнать корректно ли поставить сдвиговый регистр разрядносью 16 бит, 16битный выход которого я подам на дециматор.
  8. всем привет. тема уже поднималась как минимум раза 2, но все же - скажите правильно ли я думаю Есть выход дельта-сигма модулятoра, 1 bit stream идет с частотой 64*44.1 (kHz) = 2.8224 (MHz) нужно провести децимацию и на выходе получить 16 бит PCM с sample rate = 44.1 kHz. как проводим децимацию вроде бы понятно: (M=64) ФНЧ КИХ- (вырезаем шумы) + регистр (тактируемый частотой 2.8224 MHz / 64). но вот как получить 16 битные x(n) из однобитового потока. в pdf статье (в самом конце) написано, что используется трансверсальный фильтр с коэффициентами = 1. Если коэффиценты = 1, то это похоже на сдвиговый регистр разрядность 16 бит. я прав? Далее, в начале этой статьи написано, что fT = Kпер * fД в моем случае fT = 2.8224 MHz fД = 44.1 кГц Kпер = 64. Но ниже написано Kпер = 2^N, N - разрядность выходного сигнала. мне надо 16 бит, 2^16 = 65536, получается Kпер = 65536, но ведь у меня 64. что я неправильно понял? И все же, сколько линий здержек долно быть в фильтре-преобразователе 1 bit to 16 bits? 16 или 6 (2^6=64)? если шесть, то где разрядность 16 бит? SIGMA_DELTA_ARTICLE.pdf