Перейти к содержанию

    

andrew_su

Свой
  • Публикаций

    306
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о andrew_su

  • Звание
    Местный
  • День рождения 07.01.1960

Информация

  • Город
    Украина

Посетители профиля

3 303 просмотра профиля
  1. https://www.digikey.com/product-detail/en/rohm-semiconductor/BU90T82-ZE2/BU90T82-ZE2CT-ND/7895809
  2. 27bit LVDS Dual-out Transmitter BU90T82 THC63LVD827 Transmitter
  3. Из .bit файла с помощью ise impact формируется .mcs. В impact в окне Impact Flow -> Creat Prom File. Откроется окно Prom File Formatter. Step 1. Выбираем Xilinx Flash/PROM, переходим на Step 2. Step 2. Выбираем xcf32p, переходим на Step 3. Step 3. Выбираем каталог, пишем имя файла, формат mcs. Жмем ОК. Дальше выбираем нужный .bit файл, генерируем .mcs Переходим в окно Boundary Scan и там прошиваем FLASH. Режимы прошивки (Master/Slave, Paralell/Serial) определяются тем, как подключена FLASH к FPGA и как установлены определенные пины FPGA (например для Spartan6 эта информация содержится в UG380.pdf - Spartan-6 FPGA Configuration User Guide) Удачи.
  4. На сайте https://crccalc.com удобно проверять последовательности на предмет использования распространенных алгоритмов вычисления контрольных сумм.
  5. Помогите опознать ИМС

    Добрый день. Посмотрите в таблице : http://www.s-manuals.com/smd/al Похоже на http://www.s-manuals.com/pdf/datasheet/r/t/rt9818_richtek.pdf
  6. Добрый день.Разница в 10 пикселей и один "лишний" такт синхронизации? Часть межстрочного интервала в качестве пикселей не захватываете случайно?
  7. Добрый день.Наверняка Вы имеете: http://www.ti.com/lit/ds/symlink/tps65720.pdf Если Вам нужен режим PWM, то MODE pin Pull HIGH to force the DCDC1 converter to PWM mode. HOLD_DCDC1 Power-on input for DCDC1 converter. When pulled HIGH, the DC-DC converter is kept enabled after PB_IN was released HIGH. Еще сюда посмотрите: https://e2e.ti.com/support/power_management...8769?jktype=e2e
  8. Добрый день.Проверьте, при выполнении поиска кабеля impact-ом в консоли должна быть строка:Driver windrvr6.sys version = 10.2.1.0. WinDriver v10.21 Jungo © 1997 - 2010 Build Date: Aug 31 2010 x86_64 64bit SYS 14:14:44, version = 1021.Если версия и дата драйвера другая, то не будет работать.
  9. Добрый день.А не пробовали какой-рибудь счетчик принудительно расположить в третьем банке, а результирующий сигнал вывести на работающий пин?
  10. Обрезать вал по обе стороны шестерни. То, что осталось - аккуратно высверлить.
  11. Использовал EPSON EG-2101CA 156.2500M-PCHL. Проблем не было.
  12. Проблема решилась заменой WinDriver от Jungo - windrvr6.sys на версию 10.2.1.0. Рекомендация на форуме Xilinx https://forums.xilinx.com/t5/Embedded-Devel...p/753951#M41345 Try these steps: Open Command Prompt as Administrator Navigate to C:\Xilinx\14.7\ISE_DS\ISE\bin\nt64 Open the folder: C:\Windows\System32\drivers Rename the windrvr6.sys to windrvr6.sys_old In Command Prompt, run the following commands:wdreg -inf %cd%\windrvr6.inf uninstall wdreg -inf %cd%\windrvr6.inf install Now verify whether a new windrvr6.sys file is created in the folder: C:\Windows\System32\drivers Now run iMPACT and try connecting the board using the cable. Или вместо п.5 запустить из ...\Xilinx\14.7\ISE_DS\ISE\bin\nt64 install_drivers.exe Может кому пригодится.
  13. Добрый день. Возникла проблема с platform cable usb DLС9G. Windows 7, ISE 14.7. Spartan 6. Нормально работал и через Impact и через ChipScope. Теперь Impact перебирает все варианты и пишет: Can not find cable, check cable setup ! Чтобы исключить плату, попробовал с отладочником на Virtex5. Картина та же. При попытке подключиться через ChipScope увидел сообщения: INFO: Connecting to cable (Usb Port - USB21). INFO: Checking cable driver. INFO: Driver file xusbdfwu.sys found. INFO: Driver version: src=1027, dest=1027. INFO: Driver windrvr6.sys version = 11.7.0.0. INFO: WinDriver v11.7.0 Jungo Connectivity © 1997 - 2014 Build Date: Oct 26 2014 x86_64 64bit SYS 09:16:51, version = 1170. INFO: Invalid device driver license. !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! INFO: Cable connection failed. Нужен совет, может кто-то сталкивался?
  14. Добрый день. Обязательно надо просчитать для частоты SCK, когда к главному MISO "доберутся" данные от самого "дальнего" слейва через все буферы. Например мастер выдает данные по спаду(фронту) SCK и ожидает, что по фронту(спаду) сможет защелкнуть ответные данные. Чем длиннее цепочка, тем меньше максимально возможная скорость.
  15. Добрый день. Пин 9 - у 208-го в дополнение к TIM2_CH3/PA3 есть еще [TIM3_CH1]. В исходном процессоре пин мог быть настроен как TIM2_CH3 или как PA3, если вообще использовался. (Можно проверить, подходят ли к "подозрительным" пинам дорожки) Такие же функции у этого пина и у 208-го. Можно попробовать прошить 208-й имеющейся прошивкой. Если удастся, то может и заработает как надо. В документации stm8af62aa.pdf - стр. 34 таблица с функциями выводов. stm8s208r8.pdf - стр. 28 таблица с функциями выводов. Есть некоторые различия для пинов 10, 11, 12 Если в схеме устройства эти пины используются, как РА4, РА5, РА6, то все нормально. У stm8af62aa они могут быть сигналами USART, а у stm8s208r8.pdf - сигналами UART. Тут возможны нестыковки, хотя и необязательно. Желательно все пины пересмотреть и попытаться определить по плате, в какой конфигурации они используются.