Jump to content

    

andrew_su

Свой
  • Content Count

    330
  • Joined

  • Last visited

Community Reputation

0 Обычный

About andrew_su

  • Rank
    Местный
  • Birthday 01/07/1960

Информация

  • Город
    Украина

Recent Profile Visitors

3585 profile views
  1. Спасибо всем за советы.
  2. Добрый день. Уважаемые коллеги, посоветуйте, на какой версии Vivado целесообразно остановиться для проекта на Artix? Так, что-бы было необходимо и достаточно. Заранее спасибо.
  3. https://www.latticesemi.com/en/Products/FPGAandCPLD/MachXO2#_3D24D0EEB97F430890D7AF24D20DF79A
  4. Работал с FTDI FT602, почти как 601-я, но для видео. Передавалось 285696000 байт полезной нагрузки в секунду, больше не нужно было. Теоретический(но не достижимый) предел для 602 - 320000000, 4-х байтная шина с максимальной частотой 100МГц. Недостижимый, т.к. шина "отвлекается" на служебные циклы. Никаких подводных/надводных камней не было замечено. Про FX3 - опыта не было, сравнивать не могу.
  5. Добрый день. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity top is generic ( n : integer := 1024 ); port ( d : in std_logic; clk : in std_logic; ce : in std_logic; q : out std_logic); end top; architecture Behavioral of top is signal tmp: std_logic_vector(n-1 downto 0) := (Others => '0'); begin process (clk) begin if (clk'event and clk = '1') then if (ce = '1') then ---------------------------------------------------------------------------------------------------------------- -- Вместо ---------------------------------------------------------------------------------------------------------------- -- tmp(0) <= d; -- for idx in 1 to n-1 loop tmp(idx) <= tmp(idx-1); end loop; ---------------------------------------------------------------------------------------------------------------- -- вот это ---------------------------------------------------------------------------------------------------------------- tmp <= tmp(n-2 downto 0) & d; ---------------------------------------------------------------------------------------------------------------- end if; end if; end process; q <= tmp(n-1); end Behavioral; Удачи.
  6. Добрый день. Рабочий вариант: variable v_ILINE : line; variable data_p : std_logic_vector(3 downto 0); variable data_n : std_logic_vector(3 downto 0); variable v_SPACE : character; file_open(file_input, "data.txt", read_mode); readline(file_input, v_ILINE); read(v_ILINE, data_p); read(v_ILINE, v_SPACE); -- read in the space character read(v_ILINE, data_n); В файле data.txt: 1010 1100 1110 1010 В вашем случае, не меняя типов в объявлениях, в файле заменить 1 на 0000000000000001 2 на 0000000000000010 и так далее.
  7. Добрый день. Возможно Вам поможет. 8b10b.rar
  8. Есть вот это. SATA_3.0_specification.pdf
  9. Может поможет. http://microsin.net/programming/avr/xc3sprog-jtag-tools.html самому попробовать нет возможности.
  10. Win7 64. Это не важно. ISE и IMPACT вплоть до последней версии (14.7) и по XP работает.
  11. Приветствую. Странно. У меня 14.7, но это не должно влиять.
  12. Приветствую. Создайте пустой файл с расширением 1.mcs Над обозначенной пунктиром SPI/BPI написано Right click..... Если это сделать, появится приглашение Add SPI/BPI Flash... После выбора этого файла появиться окно Select Attached SPI/BPI - в нем выберите BPI (выпадающий список слева) и свою или подходящую Flash (выпадающий список справа) Impact примет вид на второй картинке Выделите FLASH и выполните Readback в файл 1.mcs Потом его можно прошивать в чистую FLASH
  13. Приветствую. 3В = 59 число нечетное, количество единиц в коде 3В (00111011) тоже нечетное. Про PS2 - http://robocraft.ru/blog/communication/100.html
  14. Приветствую. 1. IMPACT -> Boundary scan -> правая клавиша мыши -> Initialize Chain Должен появиться Spartan и рядом FLASH. 2. Стать на FLASH -> правая клавиша мыши -> Readback. вычитаете прошивку. Файл с расширением bit - это результат(конфигурация кристалла) работы Xilinx ISE. Его можна загружать прямо в Spartan. Из него потом делается .mcs А сам проект есть? Или только рабочее устройство?
  15. Приветствую. Согласно табл. 70 и 71 из файла https://www.xilinx.com/support/documentation/data_sheets/ds925-zynq-ultrascale-plus.pdf ISERDES/OSERDES в банках типа HD нет. В них можно расположить только LVDS RX DDR или LVDS RX SDR. Поэтому, наверное у Вас так происходит.