Jump to content

    

gosha

Свой
  • Content Count

    315
  • Joined

  • Last visited

Community Reputation

0 Обычный

About gosha

  • Rank
    Местный
  • Birthday 05/22/1972

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

2875 profile views
  1. Где сбрасываются msec и r_enable ? В симуляторе моделировали неоднократную подачу res_enable ? Не совсем хорошо rising_edge(res_enable) - лучше автомат с синхронной логикой, где все по максимуму вся логика работает от одного синхросигнала. В противном случае вероятна метастабильность: https://habr.com/ru/post/317514/ https://kit-e.ru/elcomp/neizvestnoe-ob-izvestnom-ili-chto-takoe-metastabilnost-triggerov/
  2. Внутрисхемным отладчиком не научились пользоваться ?? Без него - никак. Лучше бы снимок экрана внутрисхемной отладки по jtag: - осциллограмму по 1wire с датчика, и какой параллельный код получается.
  3. module comp2( input i_clk, input i_rst, output reg q, input signed [15:0] i_temp , ); wire signed [15:0] t30; wire signed [15:0] t0; assign t30= {10'd30, 4'h0}; assign t0= 0; always @ (posedge i_clk or posedge i_rst) begin if(i_rst) q <= 1'b0; else q<= (i_temp > t0) && (i_temp < t30); end Так сойдет ?
  4. ubuntu не катит ? https://linux.die.net/man/8/memtester https://askubuntu.com/questions/67366/what-application-is-recommended-to-find-dead-pixels-on-lcd-panel
  5. Разъемы DDR протереть спиртом не помогает ?
  6. В какую память ?? DMA со стороны ISA ?
  7. Сложно, если разные клоковые домены: "Метастабильность": Все через FIFO. Поставьте какую- нибудь готовую м/сх PCI<-> ISA, и не мучайтесь http://www.ite.com.tw/uploads/product_download/IT8888F_V0.9_05192005.pdf
  8. Как настроено в IP Xilinx? Выключал в настройках IP legacy interrupt, выключал msix, оставлял только MSI 1 вектор. - Проблем не было. Какая версия ядра Linux ? Astra_linux ? Кто- то жаловался на подобное в какой- то версии Astralinux. Попробуйте с другой версией ядра Linux. if( (err = pci_enable_device(pdev)) !=0) { dev_err(&pdev->dev, "pci_enable_device() err\n"); goto err_v4l2_dev_unreg; } if ( pci_enable_msi(pdev) != 0) { dev_err(&pdev->dev, "pci_enable_msi() err\n"); goto err_v4l2_dev_unreg; } if(request_irq(pdev->irq, elins_intr_msi, 0, ELINS_VCU_NAME, vcu_dev) != 0) { dev_err(&pdev->dev, "request_irq() err\n"); goto err_msi; } always @(posedge clk or negedge rst_n ) begin if(!rst_n) {cfg_interrupt, irq_en_r}<= 0; else begin if( fdgdfgdfgd ) cfg_interrupt<= 1'b1; else if(cfg_interrupt_rdy) cfg_interrupt<= 1'b0; end end
  9. Работал с этим: https://opencores.org/projects/pci Монстрообразный, но проверенный, проблем не было. Аппаратные компоненты SRAM староваты.
  10. Продебажить пошагово ? https://code.woboq.org/gcc/libgomp/oacc-init.c.html assert (acc_device_type (disp->type) != acc_device_none && acc_device_type (disp->type) != acc_device_default && acc_device_type (disp->type) != acc_device_not_host); assert (!dispatchers[disp->type]);
  11. В случае IP: Vivado само решает: генерить .mem или .mif И указывает этот файл инициализации в сгенерированном IP_mem_top.vhd Симулятор Aldec кушает прекрасно тот тип файла, который указало Vivado в IP_mem_top.vhd: (.mem или .mif). В случае отсутствия указанного в сгенерированном IP файла инициализации RAM, - Aldec выдает ошибку. Думаю, не хотят, чтобы набирали текст руками. Можеть, хотят подсадить на зависимость от их IP ? 18-битную MEM только .mif можно проинициализировать, потому что потому что .mif числа в двоичном формате: 000100001000010001
  12. У меня аналогичная ситуация: Выдает ошибку: когда частота ILA < 15 МГц Когда PLL медленно заводится Второй случай обошел: BUFGMUX (I0.(clk_ext), I1.(clk_from_pll), S(pll_locked), .O(ila_clk)), который коммутируется pll_locked.
  13. Ну не знаю. У меня Vivado 2019 из .coe -> генерирует и .mif и .mem Mem - ими инициализируется ok. В каталоге проекта реально файлов с таки расширением нет после синтеза ? Ну тута, например, из .elf для microblaze -> .mem: // Mem file initialization records. // // SW Build 2708876 on Wed Nov 6 21:39:14 MST 2019 // Vivado v2019.2 (64-bit) // Copyright 1986-2019 Xilinx, Inc. All Rights Reserved. // Created on Saturday March 06, 2021 - 10:33:32 am, from: // // Map file - /home/gosha/Works/Fpga/WPP_2020/WPP.srcs/sources_1/bd/microblaze/microblaze.bmm // Data file(s) - /home/gosha/Works/Fpga/Vitis/WPP/Release/WPP.elf // // Address space 'uprocessor_microblaze_i_microblaze_0.uprocessor_microblaze_i_microblaze_0_local_memory_blk_mem_gen_0_ADDR_SPACE', bit lane [31:0]. // // Bus width = 32 bits, number of bus blocks = 1. @00000000 B0000000 B8080050 B0000001 B808BF54 B0000003 B808097C 00000000 00000000 B0000000 B8080380 @00000014 B0000003 31A056A8 B0000003 30404838 B0000003 3020D850 B0000000 B9F40260 80000000 B0000000 B9F451BC 30A30000 B8000000 B0000003 30A056A4 B0000003 306056A4 88632800 BC03002C B0000000 30600000 BC030020 3021FFE4 F9E10000 99FC1800 80000000 E9E10000 B60F0008 3021001C B60F0008 80000000 B0000003 30A056A4 B0000003 306056A4 14651800 10801800 90830001 90840001 10C02000 90C40041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 10C62000 90C60001 BC06002C B0000000 30600000 BC030020 3021FFE4 F9E10000 99FC1800
  14. Vivado должно сгенерировать файл из .coe за Вас. Если используете IP, который использует это macro. Я бы сгенерировал это, чтобы узнать. Так же перевод строки в файле инициализации памяти в нудных местахповысит читабельность и не повредит инициализации. Не пробовали ?