gosha

Продебажить пошагово ? https://code.woboq.org/gcc/libgomp/oacc-init.c.html assert (acc_device_type (disp->type) != acc_device_none && acc_device_type (disp->type) != acc_device_default && acc_device_type (disp->type) != acc_device_not_host); assert (!dispatchers[disp->type]);

В случае IP: Vivado само решает: генерить .mem или .mif И указывает этот файл инициализации в сгенерированном IP_mem_top.vhd Симулятор Aldec кушает прекрасно тот тип файла, который указало Vivado в IP_mem_top.vhd: (.mem или .mif). В случае отсутствия указанного в сгенерированном IP файла инициализации RAM, - Aldec выдает ошибку. Думаю, не хотят, чтобы набирали текст руками. Можеть, хотят подсадить на зависимость от их IP ? 18-битную MEM только .mif можно проинициализировать, потому что потому что .mif числа в двоичном формате: 000100001000010001

У меня аналогичная ситуация: Выдает ошибку: когда частота ILA < 15 МГц Когда PLL медленно заводится Второй случай обошел: BUFGMUX (I0.(clk_ext), I1.(clk_from_pll), S(pll_locked), .O(ila_clk)), который коммутируется pll_locked.

Ну не знаю. У меня Vivado 2019 из .coe -> генерирует и .mif и .mem Mem - ими инициализируется ok. В каталоге проекта реально файлов с таки расширением нет после синтеза ? Ну тута, например, из .elf для microblaze -> .mem: // Mem file initialization records. // // SW Build 2708876 on Wed Nov 6 21:39:14 MST 2019 // Vivado v2019.2 (64-bit) // Copyright 1986-2019 Xilinx, Inc. All Rights Reserved. // Created on Saturday March 06, 2021 - 10:33:32 am, from: // // Map file - /home/gosha/Works/Fpga/WPP_2020/WPP.srcs/sources_1/bd/microblaze/microblaze.bmm // Data file(s) - /home/gosha/Works/Fpga/Vitis/WPP/Release/WPP.elf // // Address space 'uprocessor_microblaze_i_microblaze_0.uprocessor_microblaze_i_microblaze_0_local_memory_blk_mem_gen_0_ADDR_SPACE', bit lane [31:0]. // // Bus width = 32 bits, number of bus blocks = 1. @00000000 B0000000 B8080050 B0000001 B808BF54 B0000003 B808097C 00000000 00000000 B0000000 B8080380 @00000014 B0000003 31A056A8 B0000003 30404838 B0000003 3020D850 B0000000 B9F40260 80000000 B0000000 B9F451BC 30A30000 B8000000 B0000003 30A056A4 B0000003 306056A4 88632800 BC03002C B0000000 30600000 BC030020 3021FFE4 F9E10000 99FC1800 80000000 E9E10000 B60F0008 3021001C B60F0008 80000000 B0000003 30A056A4 B0000003 306056A4 14651800 10801800 90830001 90840001 10C02000 90C40041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 90C60041 10C62000 90C60001 BC06002C B0000000 30600000 BC030020 3021FFE4 F9E10000 99FC1800

Vivado должно сгенерировать файл из .coe за Вас. Если используете IP, который использует это macro. Я бы сгенерировал это, чтобы узнать. Так же перевод строки в файле инициализации памяти в нудных местахповысит читабельность и не повредит инициализации. Не пробовали ?

Т. к. 0_downloads топикстартер, поленился по- пробовать симульнуть рабочий tb_инициализации RAM.

И у меня такой же .mif Я выкладывал ранее проект с прикрепленыым .mif сделанным из .coe топикстартера Симулируется ? test_ram_mif.zip 6.63 kB · 0 downloads

Если из Вашего .coe удалить ВСЕ содержимое - симуляция ok. (пустой файл) Думаю, формат файла нужен не .coe

IP RAM c инициализацией ram .mif файлом (прикрепленный файл) - моделируется ok. Cудя по исходнику RAMB18E1.vhd из комплекта Vivado (в котором считывается файл инициализации RAM) (на который ругается при simulation_init (сообщение об ошибке в Вашем первом посте)) - формат файла инициализации , вроде бы не .coe if (INIT_FILE /= "NONE") then file_open(open_status, int_infile, INIT_FILE, read_mode); while not endfile(int_infile) loop readline(int_infile, data_line); while (data_line /= null and data_line'length > 0) loop if (data_line(data_line'low to data_line'low + 1) = "//") then deallocate(data_line); elsif ((data_line(data_line'low to data_line'low + 1) = "/*") and (data_line(data_line'high-1 to data_line'high) = "*/")) then deallocate(data_line); elsif (data_line(data_line'low to data_line'low + 1) = "/*") then deallocate(data_line); ignore_line := true; elsif (ignore_line = true and data_line(data_line'high-1 to data_line'high) = "*/") then deallocate(data_line); ignore_line := false; elsif (ignore_line = false and data_line(data_line'low) = '@') then read(data_line, char_tmp); hread(data_line, init_addr_slv, good_data); i := SLV_TO_INT(init_addr_slv); elsif (ignore_line = false) then hread(data_line, input_initf_tmp(i), good_data); input_initf(i)(slv_width - 1 downto 0) := input_initf_tmp(i)(slv_width - 1 downto 0); if (good_data = true) then i := i + 1; end if; else deallocate(data_line); end if; end loop; end loop; end if; return input_initf; end; test_ram_mif.zip RAMB18E1.vhd

Ну выложите упрощенный testbench AHDL: ram, к ним .coe и .mif По-пробую в AHDL 11.1

Сгенерировать RAM IP c .coe - и в ее в Aldec ? Есть ошибки ?

Может .coe не находит ? В Ahdl 10.5 и Ahdl 11.1 работают с .mif ok Можеть, вместо .coe - .mif ему указать ? Vivado их генерирует. c_mem_init_file => "mem_8x256.mif"

Что говорит команда uboot : printenv ? Надо остановить автозагрузку ОС из uboot, изменить параметры setenv в uboot И загрузить linux руками из командной строки uboot

.dtb и ramdisk точно от нового ядра ?? Они грузятся по другим адресам по сравнению с успешным стартом из - за разницы длины kernel. Если нет, уверены, что новый kernel по этим адресам их найдет ? Или вставлять отладочные puts_rs232(""); в ядро трассировку. Что говорит команда uboot : http://www.denx.de/wiki/publish/DULG/to-delete/UBootCmdGroupEnvironment.html printenv

Аналоговый полосовой фильтр на входе на 2 ГГц не помог. Помогло пока только скользящее среднее за 0.1сек.