Jump to content

    

Kopart

Свой
  • Content Count

    595
  • Joined

  • Last visited

Everything posted by Kopart


  1. Лечение в линукс очень простое. Там оно даже автоматизировано одним местным товарищем. .sh файлик для этого лежит на фтп. А в лицензии правильно укажите свой mac только. PS А у кого есть лицензионный файл посвежее, а то на фтп лежит от 7 версии. Там есть существенные отличия для обычной комплиции для FPGA (без требования особых IP и т.п.)
  2. EMC, внешний асинхронный к RAM.
  3. На временную работу (проект) в Санкт-Петербурге ищется программист ПЛИС Требования - FPGA (Altera) - RTL (Verilog) Опыт работы с внешним асинхронным интерфейсом RTL_job@gmx.com Описание начальной задачи: Подключить внешний асинхронный 32битный интерфейс МК lpc1788 к ПЛИС. Требуется обеспечить максимально возможную пропускную способность при записи и чтении регистров и блока памяти внутри ПЛИС. Регистры и блок памяти работают на своих частотах (порядка 40-80МГц)
  4. Площадь М3 приводится у АРМ в АСИК Cortex-M3 Performance Estimates: 0.13µm Central Core 0.166mm2 Processor 0.302mm2 (Includes central core, NVIC, bus matrix and debug) И по кортекс-М1 есть данные у Альтеры Cyclone III -6 2,600(Logic Elements) 100 MHz cortex-m1 Но сложно на этой базе оценить М3 в ПЛИС, он производительней.
  5. Так может у вас есть оценки или понимание какая площадь нужна Cortex-M3 в ПЛИС. Так нигде и не нашел, а спросить про площадь в ПЛИС у того- кто предоставляет ядро не возможно.
  6. Я его видел тогда, когда он еще от ISE ничем не отличался. Ну вы же сами написали, что Actel хуже по производительности.
  7. Это я знаю. Но хочется остаться в рамках нормального софта от Альтеры 8)
  8. Вы путаете с Cortex-A9, который значительно производительней. А софт-коре на логике есть только для М1, как уже написали. Если бы было ядро я бы не спрашивал сколько оно занимает в ПЛИС. Само ядро М3 в ПЛИС это уже вторая задача. Основная задача совместить и проверить DSP часть с внешним процессором Кортекс-М3. (Еще надо проверить как из внешнего Кортекса управлять по APB или AHB-Lite нашей DSP частью через пины чипа Кортекса и FPGA). Но все равно надо расчитывать, чтобы ядро Кортекс-М3 тоже влезло в FPGA. Кто может пояснить существенные различия по площади/производительности между CycloneV-StratixIV есть? Кто сравнивал и разбирался как там LUT устроены. Или там всё подобно, только разница в количестве памяти/умножителей/трансиверов. 2. Так что никто Cortex-M3 не разводил? Не могу найти нигде хоть примерный оценки сколько оно занимает LUTs/eLEs
  9. Там в большей степени завязка на dev board. Походу ничего c FPGA + Cortex-M3 не существует. Поэтому буду искать готовую плату, чтобы там была серьезная по объему FPGA и выведены контактный площадки для подключения к пинам. Что-то вроде этого Stratix IV H40 ASIC Prototyping Board. Я некоторое время не следил за последними ПЛИС у Альтера. До этого работал со Стратикс2. Cortex-М3 выбран жестко, а вот Ария5, Циклон5 или Стратикс4 - тут можно выбирать. Они сейчас чем отличаются по производительности, архитектуре блоков? Если не учитывать более тонкий процесс в 5 серии. Те хочется найти компромисс по цене, не пострадав в производительности и взять по-больше размер, чтобы был запас. Как сейчас насчет доступности плат на основе Циклон5 в Питере? Нужна такая простая платка без всякой обвязки, чтобы ее подключить к плате Кортексом поначалу. А потом перенести Кортекс во внутрь FPGA. По площади надо то, во что влезет один Кортекс-М3 и DSP часть (которая в StratixII занимала 2/3 максимального чипа EP2S180)
  10. Подскажите по своему опыту: - Есть в природе что-то подобное evaluation board для такой конфигурации - Есть ли у кого оценка площади Cortex-M3 в StratixIV или в другой FPGA Altera Или кто уже работал с Cortex-M3 напишите о своем опыте. Нужно правильно выбрать develepment board со StratixIV (или ...) , чтобы туда влезла существенная DSP часть и в последствии сам Cortex-M3.
  11. В GUI это делается так: Если надо из группого сигнала убрать лишние, то по правой кнопке можно сделать ungroup. А потом создать новую групу из новых сигналов. Посмотрите в командной строке какие команды выполняются и напишите в скрипте подобное(ungroup->создание новой)
  12. Там черным по красному написано, что надо сделать. Любое серьезное изменение конфигурации сигналтапа требует переразводки прошивки.
  13. Вот вы также натолкнулись на этот баг. Как видно он до сих пор актуален... :smile3046: Моя давняя тема про него http://electronix.ru/forum/index.php?showt...=63290&hl=
  14. Лучше тем, что потом можно не зависимо от первого сигнала(output_signal0) добавить логику изменения для второго, которая не связана с FSM. А это можно сделать только, если разделить их на два блока always.
  15. У нас изначально была плата DevKit Olimex, с которой и сравнивали. Перевели Олимекс на встроенное LDO и отключили на нашей плате подачу питания на второй чип. В итоге получили две платы, на которых можно сравнивать потребление по 5В. Получили следующие результаты по общему току(по USB 5В) при одной и той же программе (USB CDC). Olimex - 81mA Наша плата - 101мА Привожу ток после того как сменили режим usb (hi->full speed), что еще сэкономило 16мА на обоих платах. Те получилось сопоставимое потребление и нагрев чипа (при использовании на DevKit встроенного LDО). Остались правда 2 вопроса: 1. В равных конфигурациях lpc2888 на нашей плате потребляет на 20мА больше по сравнению с DevKit Olimex (на которой стоит внешняя неиспользуемая flash и SDRAM память). 2. При нажатии на кнопку ресет на плате DevKit Olimex суммарное потребление платы осталось 18мА. Не совсем понятно почему он такое значительно в этом состоянии.
  16. Сравнивал еще версию 10.0 (с 9.1) При одинаковых настройках плотнее упаковывает и вроде тайминги лучше. Но время компиляции стало заметно больше.
  17. Подключили все GPIO как выходы с правильнвми уровнями - ничего не поменялось :smile3046: Источник один - питание с USB. пин V10 в мануале рекомендуется подключать к земле, когда АЦП не используется. Насчет того, что встроенное LDO возможно и должно так греться. Выглядит сомнительным, тк писали выше - при внешнем ldo таких проблем с нагревом ldo (внешнего) - нет.
  18. Здесь Вы все таки неправы. Приведу рекомендацию из мануала по lpc2888 (думаю для LPC214x) аналогично.
  19. Проверим с выходами напишу результат. Да и про помехи верно сказали. Пока сейчас главная проблема - нагрев. Проверим "как выход" увидим связана ли проблема с этими входами по умолчанию. Привожу схему питания ниже. Посмотрите ее - у себя делали также?
  20. Спасибо за эти предположения (и опыт использования). У нас сделано так (вроде не противоречит вашим словам): Насчет не подключенных линии GPIO - они насколько я знаю влияют на потребление микроампер в режиме сна. (Выше Alex11 еще раз это подтвердил) Те такого влияния не могут оказывать. В прошивке они все оставлены по умолчанию как входы. Но для проверки попробуем установить GPIO как выводы.
  21. Те есть у Вас пока только одна идея - выделение на ldo. Сложно посчитать мощность потребления другого чипа - точно это не измерено. Не более 150-200mW. Чип начинает нагреваться практически сразу после подключения USB. Но самое главное - нагрев наблюдается даже когда чип не функционирует. Те нагрев буквально не зависит от того включен второй чип или нет (а также есть ли прошивка в NXP или нет). Вот это вызывает больше всего вопросов: сразу как подключаем к USB ТОЛЬКО один чип (из двух) на плате начинает греться, при этом не важно устройство функционирует или нет. У нас уже кончились здравые идеи, что проверить в такой ситуации. :maniac:
  22. Сделали свое устройство на NXP LPC2888. Сразу после включения на всех образцах заметил нагрев корпуса чипа до 60 градусов. LDO LPC2888 используется для питания второго чипа - он при этом не греется и работает. LPC2888 питается от USB и функционирует нормально. На схеме PADы подключены только те что требуются (USB, UART,I2C,2 GPIO). Остальные оставлены - NC. Кто-то еще сталкивался с проблемой сильного нагрева чипа? Может будут какие-то идеи что можно проверить (из-за чего может греться)?
  23. Вы всё про FPGA, в которой есть ресет при включении. А вот в ASIC - такого нет. Обычно в библиотеках есть компоненты FF (flip-flop) без ресета (синхронный сброс на логике) и со специальным асинхронным сбросом. Второй тип занимает больше площадь, чем первый, но меньше, чем суммарная площадь для FF с логикой синхронного сброса. Иногда требуется сбросить триггеры, когда выключен клок. Обычно для надежности (что всё учли) ставят асинхронный ресет во все тригерры asic. Но можно сэкономить эту площадь для этого требуется во всех первый тригеррах в цепочке поставить асинхронный ресет. Все остальные (в цепочке обработки) можно использовать без ресета. Но это требует дополнительных трудозатрат. Хотя это можно проверить при симуляции. Там где забыли использовать сигнал общего ресета - выход тригерра будет в не определённом состоянии. Так что можно резюмировать для ASIC: вход асинхронного ресета необходим для определенных триггеров. А также при симуляции можно явно не прописывать модельную инициализацию, а делать как и будет в "железе" с ресетом.
  24. Ищется исполнитель для следующей задачи: Нужно портировать и запустить нашу программу на NXP lpc2888. Программа написана на С и использует следующие интерфейсы: - USB (в режиме Virtual Com port) - UART - I2C Предполагаем найти исполнителя, который уже настроил и запустил USB на lpс2888. В наличие есть: - макетная плата OLIMEX LPC-H2888 - Целевая плата с lpc2888 Ваши предложения по сотрудничеству отправляйте в Личные сообщения. Оплата: согласовывается с исполнителем из расчета US$1000-3000 в месяц.